-
-
公开(公告)号：CN118942517A
公开(公告)日：2024-11-12
申请号：CN202311073651.9
申请日：2023-08-24
申请人： 旺宏电子股份有限公司
摘要： 本公开提供了一种存储器装置，该装置包含存储器阵列。存储器阵列包含多个串行，串行中的每一者包含多个存储器单元和至少一个补偿单元，存储器单元及至少一个补偿单元串行联耦接到多个位线中的对应位线。在读取操作中，串行中的每一者中的至少一个补偿单元具有响应于施加于至少一个补偿单元上的至少一个补偿电压的电阻，以将对应位线中的读取电流调整为电流值。电阻与耦接到对应位线的存储器单元中的多个已编程单元的数目相关联。
-
公开(公告)号：CN118899010A
公开(公告)日：2024-11-05
申请号：CN202311644243.4
申请日：2023-12-01
申请人： 旺宏电子股份有限公司
摘要： 本公开提供一种存储器装置及其读取方法。存储器装置至少包括一第一字线、一第二字线及一第三字线。读取方法包括以下步骤。执行一读取程序，以读取第一字线的数个存储单元。响应于至少一存储单元发生读取错误，执行一识别程序。对存储单元执行一重读程序。识别程序包括：施加第一导通电压于第一字线；在施加第一导通电压于第一字线时，施加一识别电压于第二字线及第三字线的至少其中之一。重读程序包括：施加一第二读取电压于第一字线；在第二读取电压施加于第一字线时，施加一第二导通电压于第二字线及一第三导通电压于第三字线。
-
公开(公告)号：CN114121093B
公开(公告)日：2024-11-01
申请号：CN202110817738.7
申请日：2021-07-20
申请人： 华邦电子股份有限公司
IPC分类号： G11C16/04 , G11C16/34 , G11C5/14 , G06F12/0882 , G06F3/06
摘要： 本发明提供一种半导体存储装置以及编程方法，其通过经改善的ISPP来进行存储单元的编程。本发明的NAND型闪速存储器的编程方法包括选择存储单元阵列的页面，对已选择的页面施加基于ISPP的编程脉冲的步骤。由ISPP施加的编程脉冲包含编程检验因最初的编程脉冲而变成不合格的牺牲性的编程脉冲、及具有比其他编程脉冲的任一者的增加部分均大的增加部分的最后的编程脉冲。
-
公开(公告)号：CN118871990A
公开(公告)日：2024-10-29
申请号：CN202380026569.2
申请日：2023-03-10
申请人： 美光科技公司
摘要： 一种存储器装置包含存储器阵列及处理逻辑，其与所述存储器阵列可操作地耦合，以执行包含以下的操作：通过将控制引脚的逻辑电平从对应于数据突发无效模式的第一电平切换到对应于数据突发无效模式的第二电平来使数据突发被启动，其中所述数据突发对应于跨越接口总线的数据传送；通过将所述控制引脚的所述逻辑电平从所述第二电平切换到对应于数据突发挂起模式的第三电平来使所述数据突发被挂起；以及通过将所述控制引脚的所述逻辑电平从所述第三电平切换到所述第二电平来使所述数据突发恢复。
-
公开(公告)号：CN118824321A
公开(公告)日：2024-10-22
申请号：CN202310452567.1
申请日：2023-04-17
申请人： 华为技术有限公司
摘要： 本申请提供一种存储单元、存储器、制作方法及电子设备，存储单元可以包括写入晶体管、读取晶体管和防漏电模块，写入晶体管的第二极与读取晶体管的控制极连接，防漏电模块分别与读取晶体管的第二极、读取控制线和读取数据线连接，在进行读操作时，在读取控制线提供的读取控制信号的作用下，防漏电模块将读取数据线提供的读取数据信号对应的电流通过读取晶体管传输至接地线中，以避免流入至读取控制线中，进而避免对读取控制线的电压造成干扰；同时，通过防漏电模块还可以提取到读取晶体管中存储的数据。从而，在实现读操作的基础上，还可以避免读操作时出现的漏电，减少读操作时产生的功耗，保证读操作的有效进行。
-
公开(公告)号：CN113508434B
公开(公告)日：2024-10-22
申请号：CN202080006727.4
申请日：2020-03-25
申请人： 桑迪士克科技有限责任公司
摘要： 本发明涉及一种用于存储器块管理的方法，该方法包括识别第一组位线，该第一组位线对应于三维存储器阵列的存储器块。该方法还包括使用相应位线偏压晶体管来将第一组位线偏压到第一电压。该方法还包括针对每个存储器块，识别相应子存储器块，该相应子存储器块对应于每个存储器块的与第一组位线相交的字线。该方法还包括对与第一组位线相关联的每个相应子存储器块的存储器单元的存储器地址进行逻辑分组。
-
公开(公告)号：CN113889170B
公开(公告)日：2024-10-15
申请号：CN202111181318.0
申请日：2021-01-06
申请人： 长江存储科技有限责任公司
摘要： 本发明公开了一种用于半导体器件的编程方法及半导体器件。所述半导体器件包括存储串，所述存储串包括依次堆叠设置的多个第一存储单元和第一虚设单元，每个所述第一存储单元与一个字线对应连接，所述第一虚设单元的栅极与第一虚设字线连接；所述方法包括：在预充电阶段，向所述多个第一存储单元中的已编程存储单元对应的字线输入预充电电压，所述已编程存储单元为所述多个第一存储单元中的待编程存储单元与所述第一虚设单元之间的存储单元；在编程阶段，向所述待编程存储单元对应的字线输入编程电压。本发明实施例能够降低编程干扰，且提高升压电势。
-
公开(公告)号：CN118737217A
公开(公告)日：2024-10-01
申请号：CN202410870314.0
申请日：2024-07-01
申请人： 北京航空航天大学
摘要： 本发明公开了一种多比特存内计算阵列及电路。该多比特存内计算阵列包括：至少一个计算子阵列，计算子阵列内矩阵排列多个存内计算模块；同一列内的存内计算模块连接同一顶层位线；存内计算模块包括第一存储单元、第二存储单元和高低阻值放大单元；第一存储单元分别连接源极线、字线、高低阻值放大单元和第一写位线；第二存储单元分别连接位线、读字线、高低阻值放大单元和第二写位线；高低阻值放大单元还连接顶层源线和顶层位线；第一存储单元和第二存储单元用于控制高低阻值放大单元对顶层位线中的电流进行放大；同一列的各存内计算模块输出的放大电流进行累加，以实现存内计算。本发明实施例提供的多比特存内计算阵列有利于提高存内计算的精度。
-
公开(公告)号：CN110556136B
公开(公告)日：2024-10-01
申请号：CN201910348734.1
申请日：2019-04-28
申请人： 三星电子株式会社
摘要： 本申请提供了擦除非易失性存储器装置中的数据的方法和执行该方法的非易失性存储器装置。在擦除包括存储器块的非易失性存储器装置中的数据的方法中，针对各个预定循环确定用于存储器块的数据擦除特性是否变差。存储器块中具有多个存储器单元，所述多个存储器单元相对于底部衬底在竖直方向上堆叠。当确定数据擦除特性变差时，通过改变施加至用于选择存储器块作为擦除目标块的选择晶体管的电压的电平来执行数据擦除操作。
-
-
-
-
-
-
-
-
-
搜索结果
3193 条记录 (耗时 0.02 秒)
