公开(公告)号：CN108287800A

公开(公告)日：2018-07-17

申请号：CN201711429281.2

申请日：2017-12-26

申请人： 北京七芯中创科技有限公司

发明人： 不公告发明人

IPC分类号： G06F13/40 ,  H04L12/40

CPC分类号： G06F13/4031 ,  H04L12/40

摘要： 本发明提供了一种基于单总线通信协议的总线仲裁系统及方法，用于单总线网络，包括：多个主机，对所述单总线网络的总线进行传输控制；所述多个主机之间依据分时段位仲裁机制进行仲裁，通过分析所述总线的事务序列，采用总线空闲判定，在所述事务序列的仲裁域上进行分布式仲裁，并利用总线竞争命令进行有限竞争。本发明中，作为从机不需要做任何修改即可直接接入依据本发明搭建的单总线系统，并且由于所搭建总线的控制权只由初始化序列和命令字、ROM码以及主设备发送、接收的数据决定，没有中央主机，所以总线没有任何预定的优先权。特殊情况下，如需支持iButton，搭建总线系统时可指定一个缺省主机。

公开(公告)号：CN105094271B

公开(公告)日：2018-02-09

申请号：CN201410189474.5

申请日：2014-05-06

申请人： 瑞昱半导体股份有限公司

发明人： 林能贤 ,  王骆宾

IPC分类号： G06F1/32 ,  G06F13/40

CPC分类号： G06F1/32 ,  G06F11/3051 ,  G06F11/3055 ,  G06F13/385 ,  G06F13/40 ,  G06F13/4022 ,  G06F13/4031 ,  G06F13/4221 ,  G06F13/4282 ,  Y02D10/14 ,  Y02D10/151

摘要： 本发明公开了一种集线器的控制方法以及集线器控制电路，该集线器具有一上行端口以及多个下行端口，该方法包括：接收该多个下行端口各自的联机信息，以分别得知该多个下行端口是否已建立联机；以及当该多个下行端口均未建立联机时，使该上行端口无法建立联机。一种集线器的控制电路，该集线器具有一上行端口以及多个下行端口，该控制电路包括一联机信息接收单元以及一上行端口控制单元，分别用来执行该集线器控制方法的两个步骤。本发明可主动与主机断线并进入省电状态，能达到较佳的省电效果。

公开(公告)号：CN107391413A

公开(公告)日：2017-11-24

申请号：CN201710604038.3

申请日：2017-07-21

申请人： 南京华捷艾米软件科技有限公司

发明人： 李朔 ,  李骊 ,  杨高峰 ,  王行 ,  周晓军

IPC分类号： G06F13/40

CPC分类号： G06F13/4031 ,  G06F13/405

摘要： 本发明公开了一种同步零等待总线，包括多个主控制器、多个从控制器、交叉矩阵以及仲裁器，主控制器，用于向仲裁器发送包含其所要访问的从控制器访问地址的访问请求；交叉矩阵，分别连接所述多个主控制器与多个从控制器；仲裁器，用于根据所述访问请求，通过所述交叉矩阵建立所述主控制器与其所要访问的从控制器的连接。本发明提高了访问速度。

公开(公告)号：CN104133800B

公开(公告)日：2017-07-21

申请号：CN201410171618.4

申请日：2014-04-25

申请人： NXP股份有限公司

发明人： 克莱门斯·G·J·德哈斯

IPC分类号： G06F13/42

CPC分类号： G06F13/4031 ,  G06F13/4072 ,  G06F13/4282 ,  H03K19/01812 ,  H04L12/40032 ,  H04L12/40169 ,  H04L12/6418 ,  H04L25/0264 ,  H04L25/0272 ,  H04L25/028 ,  H04L49/30 ,  H04L2012/40215 ,  H04L2012/40273

摘要： 一种设备包括：传输电路，配置和布置为根据信号总线协议来传输数据，所述信号总线协议在没有有源驱动的信号值的情况下使用无源偏置将信号总线设置为隐性值。所述传输电路包括：第一驱动器电路，配置和布置为将信号总线有源驱动到与隐性值不同的显性值。所述传输电路还包括：第二驱动器电路，配置和布置为将信号总线有源驱动到隐性值。控制电路配置和布置为响应于设备在第一数据传输模式下操作来禁用第二驱动器电路，以及响应于设备进入第二传输模式来启用第二驱动器电路。

公开(公告)号：CN103955445B

公开(公告)日：2017-04-05

申请号：CN201410182569.4

申请日：2014-04-30

申请人： 华为技术有限公司

发明人： 李楠 ,  王临春 ,  陈洪飞

IPC分类号： G06F15/163 ,  G06F9/46

CPC分类号： G06F15/80 ,  G06F9/38 ,  G06F9/3826 ,  G06F9/3828 ,  G06F13/1605 ,  G06F13/4031 ,  G06F15/163 ,  G06F15/17 ,  G06F15/825 ,  G06F2207/3868

摘要： 本申请公开了一种数据处理方法、处理器及数据处理设备。该方法包括：仲裁器向第一处理电路发送数据D(a,1)；第一处理电路通过对数据D(a,1)处理得到数据D(1,2)，第一处理电路是m个处理电路中的一个处理电路；第一处理电路向第二处理电路发送数据D(1,2)；第二处理电路至第m处理电路分别对接收到的数据进行处理；仲裁器接收第m处理电路发送的数据D(m,a)，仲裁器及m个处理电路是处理器中的部件，处理器还包括第m+1处理电路，第一处理电路至第m+1处理电路中的每个处理电路能够接收仲裁器发送的第一待处理数据，并对第一待处理数据进行处理。上述方案有助于提高数据处理的效率。

公开(公告)号：CN105320632A

公开(公告)日：2016-02-10

申请号：CN201510612332.X

申请日：2015-09-23

申请人： 南京磐能电力科技股份有限公司

发明人： 庞吉耀

IPC分类号： G06F13/40

CPC分类号： G06F13/4031 ,  G06F2213/3604

摘要： 本发明公开了一种自主仲裁的高速差分总线，采用非破坏性自主仲裁技术和总线流量管控及优先级管理技术，同时支持流模式和存储映像模式，支持总线广播和精确组播，非常适合对服务质量有要求的高速内部通信，并具有如下特点：1)实现真正的无源背板，系统扩展能力强；2)总线采用并行多点差分接口，时钟速率低，时序设计压力低；3)总线采用源同步模式，数据接收采用随路时钟；4)自主仲裁，不需要外部独立仲裁器；5)总线仲裁不会破坏当前帧结构；6)支持多个优先级；7)支持总线广播和精确组播；8)同时支持流模式和存储映像模式；9)数据分组描述符和数据使用同一个缓冲队列，管理简单；10)具备多主多从的突发业务传输能力。

公开(公告)号：CN105045753A

公开(公告)日：2015-11-11

申请号：CN201510409195.X

申请日：2015-07-13

申请人： 哈尔滨工业大学

发明人： 马云彤 ,  梁军 ,  周学安 ,  李攀 ,  潘大为 ,  彭宇 ,  彭喜元

IPC分类号： G06F13/40 ,  G06F13/42

CPC分类号： G06F13/4031 ,  G06F13/4221

摘要： 基于FPGA的PCI总线控制器及控制方法，涉及PCI总线控制技术领域。解决了现有基于PCI总线的板卡设备应用场所需要脱离PC机和相关的控制机箱系统才能应用的问题。本发明的处理器用于通过Avalon总线、总线控制器和PCI总线向PCI总线设备发送控制信号，并接收PCI总线设备发回的响应信号；存储器DDR2用于对处理器发送的控制信号和PCI总线设备发回的响应信号进行缓存；总线控制器用于接收Avalon总线向PCI总线发送的数据，并将接收的Avalon总线数据转换为PCI总线数据，并将转换后PCI总线数据发送至PCI总线；同时接收PCI总线向Avalon总线发送的数据，并将接收的PCI总线数据转换为Avalon总线数据，并将转换后Avalon总线数据发送至Avalon总线。本发明适用于PCI总线控制使用。

公开(公告)号：CN1133939C

公开(公告)日：2004-01-07

申请号：CN97122269.X

申请日：1997-11-08

申请人： 国际商业机器公司

发明人： S·R·巴恩哈特 ,  A·S·河阿 ,  K·L·沃德

IPC分类号： G06F13/14

CPC分类号： G06F13/364 ,  G06F13/4031

摘要： 一种对多个主装置和辅助装置的主总线授权的均衡设备，包括主总线桥和辅助总线桥，主总线桥用以仲裁主总线的使用权给多个接主总线的主装置的授权，辅助总线桥用以仲裁主总线的使用权给多个接辅助总线的辅助装置的授权。为均衡主总线使用权给主装置和辅助装置的授权，配置了一个逻辑装置。

公开(公告)号：CN107729273A

公开(公告)日：2018-02-23

申请号：CN201710807054.2

申请日：2017-09-08

申请人： 郑州云海信息技术有限公司

发明人： 刘凯

IPC分类号： G06F13/40

CPC分类号： G06F13/4031 ,  G06F2213/3604

摘要： 本发明公开一种总线逻辑仲裁装置及方法，仲裁装置包括第一主模块、第二主模块、从模块和总线；以及侦测第一IP核交易状态，并将侦测信息发送给仲裁模块的第一状态监测模块；侦测第二IP核交易状态，并将侦测信息发送给仲裁模块的第二状态监测模块；以及多路选择器模块和仲裁模块；仲裁模块分别与第一状态监测模块、第二状态监测模块、多路选择器模块通信；多路选择器模块设置在总线上；所述仲裁模块根据第一状态监测模块和第二状态监测模块的侦测信息发出相应总线允许信号至多路选择器模块；所述多路选择器模块根据接收的总线允许信号选择允许第一主模块占用总线或允许第二主模块占用总线。本发明可保证第一主模块和第二主模块准确有序的占用总线。

公开(公告)号：CN103810133B

公开(公告)日：2017-09-12

申请号：CN201310540769.8

申请日：2013-11-05

申请人： 国际商业机器公司

发明人： B.M.巴斯 ,  K.A.劳里塞拉

IPC分类号： G06F13/42

CPC分类号： G06F13/4031 ,  G06F13/1663 ,  G06F13/364 ,  G06F13/37

摘要： 在多处理器计算机系统中在请求读访问的多个总线代理之中分配读缓冲器的结构和方法。基于正执行的当前功能动态限制请求者可以具有的未完成的读的数目，而非基于可用的或固定分配的本地缓冲器空间，这提高了共享缓冲器的请求者的整体带宽。请求总线代理可以控制何时读数据可以从共享缓冲器返回，以最小化为每个请求代理分配的本地缓冲器空间的量，同时保持对于本地缓冲器的高带宽输出。能够通过超额订购物理缓冲器并且控制读数据对缓冲器的返回而对虚拟缓冲器做出请求。