-
-
公开(公告)号:CN115943490A
公开(公告)日:2023-04-07
申请号:CN202180041622.7
申请日:2021-05-28
Applicant: 高通股份有限公司
IPC: H01L23/00 , H01L23/498
Abstract: 公开了一种倒装芯片器件。倒装芯片器件包括具有多个凸块下金属化部(UBM)的管芯;以及具有多个接合焊盘的封装衬底。多个UBM包括具有第一尺寸与第一最小节距的第一组UBM以及具有第二尺寸与第二最小节距的第二组UBM。第一组UBM和第二组UBM各自通过焊盘上接合连接部而电耦合到封装衬底。
-
-
公开(公告)号:CN118511260A
公开(公告)日:2024-08-16
申请号:CN202280087090.5
申请日:2022-12-15
Applicant: 高通股份有限公司
IPC: H01L21/60 , H01L23/485
Abstract: 一种封装件(100)包括:具有第一多个互连件(254)的第一集成器件(105);耦合到第一多个互连件(254)的多个焊料互连件(170a);具有第二多个互连件(270a+272a)的第二集成器件(107a),其中第二集成器件(107a)通过第二多个互连件(270a+272a)、多个焊料互连件(170a)和第一多个互连件(254)耦合到第一集成器件(105);位于第一集成器件(105)与第二集成器件(107a)之间的聚合物层(192a);以及位于第一集成器件(105)与第二集成器件(107a)之间的多个间隔球(109a)。该多个间隔球(190a)有助于确保减小和/或消除集成器件(105,107a)之间的间隙变化(例如,由于集成器件(105,107a)中的一者相对于相邻集成器件(105,107a)的倾斜)。聚合物层(192a)能够包括粘合剂层。多个间隔球(190a)能够至少部分地位于聚合物层(192a)中。多个间隔球(190a)能够包括颗粒,该颗粒包括单分散颗粒、二氧化硅、玻璃、聚合物、陶瓷和/或金属,特别地,该多个间隔球能够包括聚乙烯聚合物颗粒。封装件(100)还能够包括第一集成器件(105)与第二集成器件(107a)之间的底层填料(204a)。第一多个互连件(254)能够包括第一多个柱互连件,其中第二集成器件通过第二多个互连件(270a+272a)、多个焊料互连件(170a)和第一多个柱互连件耦合到第一集成器件。第二集成器件(107a)能够包括第二管芯(例如,第一存储器管芯),并且第一集成器件(105)能够包括第一管芯(例如,逻辑管芯或第二存储器管芯)。封装件(100)还能够包括:具有第三多个互连件(270b+272b)的第三集成器件(107b);位于第三集成器件(107b)与第二集成器件(107a)之间的第二聚合物层(192b);以及位于第三集成器件(107b)与第二集成器件(107a)之间的第二多个间隔球(190b),其中第三集成器件(107b)能够通过第三多个互连件(270b+272b)和第二多个焊料互连件(170b)耦合到第二集成器件(107a),并且其中第二集成器件(107a)能够包括多个贯穿基板过孔(275a)。第一多个互连件(254)能够包括第一多个柱互连件和/或第一多个焊盘互连件(254),其中第二多个互连件(270a+272a)包括第二多个柱互连件(272a)和/或第二多个焊盘互连件(270a)。第一集成器件(105)能够包括第三多个互连件(250+252),其中第一多个互连件(254)位于第一集成器件(105)的第一表面上,并且其中第三多个互连件(250+252)位于第一集成器件(105)的第二表面上。封装件(100)能够包括基板(104)以及通过另外的多个焊料互连件(150)耦合到基板(104)的第一集成器件(105)和第二集成器件(107a)的叠堆(101)。第一集成器件(105)能够通过前侧到前侧耦合、前侧到背侧耦合、背侧到前侧耦合或背侧到背侧耦合来耦合到第二集成器件(107a)。在一种制造封装件(100)的方法中,在包括未切割的第二集成器件(307a,307b)的第二晶圆(600)上形成第二多个焊盘互连件(370)、第二多个柱互连件(372)和多个焊料互连件(170);在未切割的第二集成器件(307a,307b)之间,例如在第二晶圆(600)的切割区域(504)中设置多个间隔球(190)和聚合物层(192);在未切割的第二集成器件(307a,307b)上形成底层填料(204);通过焊接回流工艺将包括未切割的第一集成器件(305a,305b)、第一多个焊盘互连件(350)和第一多个柱互连件(352)的第一晶圆(610)耦合到第二晶圆(600);以及沿切割线(620)切割晶圆(600,610)。
-
公开(公告)号:CN111557044A
公开(公告)日:2020-08-18
申请号:CN201880085031.8
申请日:2018-12-10
Applicant: 高通股份有限公司
IPC: H01L23/522 , H01L23/528
Abstract: 本公开的各个方面涉及集成电路。该集成电路可以包括衬底、第一组金属层,该第一组金属层包括在衬底上方的多个第一指,其中第一指被形成为不具有过孔。集成电路进一步包括第二组金属层,该第二组金属层包括在第一组金属层上方的多个第二指,其中第二指被形成为具有过孔,并且其中第一组金属层和第二组金属层由7nm或更小的工艺技术节点而形成。
-
公开(公告)号:CN119072785A
公开(公告)日:2024-12-03
申请号:CN202380036039.6
申请日:2023-04-25
Applicant: 高通股份有限公司
IPC: H01L25/10 , H01L23/14 , H01L23/498 , H01L23/15 , H01L25/065 , H01L21/60 , H10B80/00
Abstract: 一种封装件,包括第一金属化部分(102)、第一集成设备(103)、互连管芯(110)、第二金属化部分(104)和包封层(106)。该第一金属化部分(102)包括至少一个第一电介质层和第一多个金属化互连件。该第一集成设备(103)耦合到该第一金属化部分。该互连管芯耦合到该第一金属化部分。该第二金属化部分通过该互连管芯耦合到该第一金属化部分,使得该第一集成设备和该互连管芯位于该第一金属化部分和该第二金属化部分之间。该第二金属化部分包括至少一个第二电介质层和第二多个金属化互连件。该包封层耦合到该第一金属化部分和该第二金属化部分,其中该包封层位于该第一金属化部分和该第二金属化部分之间。
-
公开(公告)号:CN114902405A
公开(公告)日:2022-08-12
申请号:CN202080091475.X
申请日:2020-11-02
Applicant: 高通股份有限公司
IPC: H01L23/485 , H01L23/31 , H01L23/29 , H01L21/60
Abstract: 热压缩倒装芯片(TCFC)凸块可以用于受益于细间距的高性能产品。在一个示例中,一种新的TCFC凸块结构在TCFC铜柱凸块下方添加金属垫,以覆盖暴露的铝凸块垫。这种新的结构防止垫被腐蚀并且减少对垫和下方硅电介质层的机械应力,从而使能更好的质量和可靠性并且使能进一步的凸块尺寸减小。例如,倒装芯片连接装置可以包括衬底、衬底的接触侧上的金属垫以及衬底的接触侧上的用于保护金属垫免受腐蚀的第一钝化层。
-
公开(公告)号:CN114616663A
公开(公告)日:2022-06-10
申请号:CN202080075149.X
申请日:2020-09-01
Applicant: 高通股份有限公司
IPC: H01L23/552 , H01L23/498 , H01L21/60
Abstract: 一种集成器件,包括衬底、互连部分和互连结构。互连部分位于衬底之上。互连部分包括多个互连和至少一个介电层。互连结构位于互连部分之上。互连结构包括:内部互连;耦合到内部互连的介电层和耦合到介电层的外部导电层。外部导电层被配置为用作针对内部互连的屏蔽件。
-
公开(公告)号:CN114556551A
公开(公告)日:2022-05-27
申请号:CN202080072485.9
申请日:2020-10-16
Applicant: 高通股份有限公司
IPC: H01L23/488 , H01L23/498 , H01L23/14 , H01L23/50 , H01L21/60
Abstract: 公开了倒装芯片器件的器件、制造方法和设计规则。各方面包括一种包括倒装芯片器件的装置。倒装芯片器件包括具有多个凸块下金属化物(UBM)的裸片。还包括具有多个结合焊盘的封装衬底。多个焊料接合部将裸片耦合到封装衬底。多个焊料接合部由镀在多个UBM上的多个焊料凸块形成,其中该多个焊料凸块被直接地连接到多个结合焊盘。
-
公开(公告)号:CN119174007A
公开(公告)日:2024-12-20
申请号:CN202380036214.1
申请日:2023-04-24
Applicant: 高通股份有限公司
IPC: H01L25/10 , H01L23/498 , H01L23/15 , H01L23/14 , H01L21/60 , H01L25/065 , H10B80/00
Abstract: 一种封装件包括:第一基板(102);第一集成器件(103),该第一集成器件耦合到该第一基板;互连管芯(110),该互连管芯耦合到该第一基板;第二基板(104),该第二基板通过该互连管芯耦合到该第一基板,使得该第一集成器件和该互连管芯位于该第一基板和该第二基板之间;和包封层(106),该包封层耦合到该第一基板和该第二基板,其中该包封层位于该第一基板和该第二基板之间。
-
-
-
-
-
-
-
-
-