公开(公告)号：CN115377052B

公开(公告)日：2025-03-25

申请号：CN202211041055.8

申请日：2022-08-25

Applicant: 飞腾信息技术有限公司

Inventor： 卢旭东 ,  曾维 ,  周曦 ,  李晶 ,  李俊峰

IPC: H01L23/498 ,  H05K1/18

Abstract: 本发明提供了一种封装基板设计方法及相关设备，封装基板包括基板主体，基板主体包括多个导电层，位于基板主体相对两侧的导电层分别具有多个第一焊盘和多个第二焊盘，每个第二焊盘都连接有一个焊球，第一焊盘用于与裸片电连接，第二焊盘用于与供电器件电连接，封装基板设计方法包括：确定多个供电路径的结构，供电器件通过多个供电路径向裸片供电；调整任一供电路径中焊球、焊盘、导线和过孔中至少一个的结构参数，使得供电器件通过多个供电电路向裸片供电的过程中，任意两个供电路径各自对应的焊球中流经的电流大小相同，以避免部分焊球中流经的电流过大导致焊球烧融，进而避免焊球出现短路等接触不良的问题。

公开(公告)号：CN117832205A

公开(公告)日：2024-04-05

申请号：CN202311839309.5

申请日：2023-12-28

Applicant: 飞腾信息技术有限公司

Inventor： 黄辰骏 ,  曾维 ,  李俊峰

IPC: H01L23/64 ,  H01L25/065 ,  H01L23/538

Abstract: 本申请提供了一种芯片封装结构和电子设备，包括第一基板、多个去耦电容和多个裸片；多个去耦电容和多个裸片设置在第一基板的同一侧并均与第一基板电连接；在第一基板上，多个裸片之间形成至少一个十字形走线间隙；多个去耦电容沿直线排列在十字形走线间隙中。此芯片封装结构通过使裸片在第一基板上排布时形成十字形走线间隙，并在十字形走线间隙中走线的同时还能在其中组装去耦电容，使芯片封装结构在不影响裸片在第一基板上走线的同时还能在贴近裸片的位置设置足够数量的去耦电容，不仅使芯片封装结构得到了结构优化，而且还能增加去耦电容的组装数量，解决去耦电容设置不足的问题，提高了芯片的PI特性，降低电源完整性问题带来的芯片风险。

公开(公告)号：CN115600542A

公开(公告)日：2023-01-13

申请号：CN202211498279.1

申请日：2022-11-28

Applicant: 飞腾信息技术有限公司(CN)

Inventor： 王强 ,  李俊峰 ,  曾维 ,  黄辰骏

IPC: G06F30/392 ,  H01L23/055 ,  H01L23/10 ,  G06F113/18

Abstract: 本申请公开了一种芯片封装结构及其设计方法和相关设备，包括封装基板、裸片和封装盖壳；裸片位于封装基板的一侧，且与封装基板电连接；封装盖壳位于裸片背离封装基板的一侧，且封装盖壳与封装基板围成一封闭空间，裸片位于封闭空间内；封装盖壳包括第一部分和第二部分；第二部分位于第一部分周边，第一部分的厚度大于第二部分的厚度，裸片固定在第一部分与封装基板之间，以通过厚度较大、重量较重的第一部分抵御芯片封装结构的翘曲，保护裸片不受损害，通过厚度较小、重量较轻的第二部分减少整个封装盖壳的重量，降低因封装盖壳重量过大而导致芯片封装结构出现焊点塌陷以及桥连等工艺问题的风险，提高芯片封装结构的封装良率。

公开(公告)号：CN115221834A

公开(公告)日：2022-10-21

申请号：CN202210630931.4

申请日：2022-06-06

Applicant: 飞腾信息技术有限公司

Inventor： 李国号 ,  黄辰骏 ,  曾维 ,  李俊峰

IPC: G06F30/398 ,  G06F115/12

Abstract: 本说明书提供了一种盲埋孔的重叠检测方法、装置、电子设备及存储介质，其中，盲埋孔的重叠检测方法在多个盲埋孔中获取多个各自对应的电气属性相同的第一盲埋孔，且每个第一盲埋孔携带有对应的空间位置信息，之后基于所述第一盲埋孔的空间位置信息，获取第二盲埋孔，所述第一盲埋孔和所述第二盲埋孔各自对应的空间位置信息间出现交叠。该方法实现了基于空间位置信息对多个电气属性相同的第一盲埋孔进行准确的重叠检测的目的，为保证盲埋孔的良好设计奠定基础。另外，该重叠检测方法基于空间位置信息检测盲埋孔是否重叠，相较于比较盲埋孔圆心之间距离与半径的检测方法，具有检测结果更准确的效果。

公开(公告)号：CN114666983A

公开(公告)日：2022-06-24

申请号：CN202210576547.0

申请日：2022-05-25

Applicant: 飞腾信息技术有限公司

Inventor： 李晶 ,  曾维 ,  卢旭东 ,  周曦 ,  黄辰骏 ,  李俊峰

IPC: H05K1/18 ,  H05K1/02 ,  G06F1/18

Abstract: 本说明书提供了一种主板、计算机系统、信号线的设计方法、装置及存储介质，其中，主板中的每组信号线包括对应连接的一组第一走线和一组第二走线，在每组第一走线中包括至少两种不同长度的第一子走线，每组第二走线中包括至少两种不同长度的第二子走线，第一子走线和第二子走线对应连接，且每组信号线各自对应的总实际长度或总等效长度相同，在保证了信号线的长度等长的基础上，无需保证各第一子走线彼此等长，也无需保证第二子走线彼此等长，有利于降低信号线设计难度。同时无需分别按照同组第一子走线和第二子走线中的最长走线分别绕线，也有利于减少信号线的总长度，较短的信号线也可以降低信号线密度，降低信号线之间的彼此干扰。

公开(公告)号：CN114464585A

公开(公告)日：2022-05-10

申请号：CN202210376468.5

申请日：2022-04-12

Applicant: 飞腾信息技术有限公司

Inventor： 王晓东 ,  曾维 ,  黄辰骏 ,  王海波 ,  刘志刚

IPC: H01L23/49

Abstract: 本发明提供了一种半导体基板、半导体器件、集成电路系统和电子设备，其中，半导体基板包括基板主体以及位于基板主体第一侧的多个第一管脚；基板主体的第二侧可封装芯片，第二侧与第一侧相对设置；基板主体的第一侧表面至少包括第一区域和第二区域，第一区域内的第一管脚包括电源管脚和接地管脚，电源管脚和接地管脚可分别与去耦电容的两端电连接，第一区域内的第一管脚的分布密度由去耦电容的尺寸和数量决定；第二区域内的第一管脚的分布密度大于第一区域内的第一管脚的分布密度，以在第一区域内对应设置相应尺寸和数量的去耦电容，使得去耦电容的降噪效果满足要求的同时，缩小半导体基板的面积以及半导体器件即封装芯片的封装面积。

公开(公告)号：CN113900913A

公开(公告)日：2022-01-07

申请号：CN202111503040.4

申请日：2021-12-10

Applicant: 飞腾信息技术有限公司

Inventor： 江殿宇 ,  苏航 ,  刘佳 ,  曾维

IPC: G06F11/30 ,  G06F11/22

Abstract: 本申请属于芯片技术领域，公开了确定功耗方法、装置、计算机设备及计算机可读存储介质，该方法包括，在待测芯片集合中获取至少一个待测芯片各自对应的静态漏流和功耗，至少一个待测芯片各自对应的静态漏流呈离散化分布；基于至少一个待测芯片各自对应的静态漏流和功耗，确定待测芯片集合对应的目标TDP。这样，减小了目标TDP的偏差，提高了TDP的准确度。

公开(公告)号：CN111929495B

公开(公告)日：2021-01-26

申请号：CN202010977291.5

申请日：2020-09-17

Applicant: 天津飞腾信息技术有限公司

Inventor： 曾维 ,  邓博文 ,  王海波 ,  卢旭东 ,  王晓东

IPC: G01R21/06

Abstract: 本发明公开了一种内存功耗测试装置、系统及其应用方法，本发明装置包括带有内存槽和金手指的内存转接板，内存转接板为多层PCB板，内存转接板上设有用于走高速信号的第一层和用于作为高速信号的参考平面的第二层，第一层的每一根信号走线直接连接在内存槽和金手指上的信号端子之间，第二层的每一根信号走线至少一侧放置电容，该电容串联于内存槽和金手指的信号参考平面之间，且内存槽和金手指的信号参考平面之间串联有电阻，电阻两端分别连接有测试信号输出端子。本发明可单独检测出内存条功耗、以便将内存控制器和内存条功耗分开，而且采用了电容的交流耦合的方法去解决参考平面不连续问题，同时又能满足直流电源只能从电阻通过的设计需求。

公开(公告)号：CN111209571A

公开(公告)日：2020-05-29

申请号：CN202010013053.2

申请日：2020-01-07

Applicant: 天津飞腾信息技术有限公司

Inventor： 舒奕棋 ,  刘勇鹏 ,  郭御风 ,  刘志峰 ,  江南 ,  曾维 ,  苏航 ,  杨勋 ,  李信德 ,  谢鹏

IPC: G06F21/57 ,  G06F21/64 ,  G06F21/74 ,  G06F9/54

Abstract: 本发明提供了一种基于ARM处理器的安全世界与非安全世界的通信方法，ARM处理器包括至少两个处理器核，两个处理器核中的第一处理器核的执行环境为安全世界，两个处理器核中的第二处理器核的执行环境为非安全世界，通信方法包括：第二处理器核在检测到非安全世界存在需通过安全世界处理的事项时，向第一处理器核发送安全中断信号，并将事项写入预先设置的共享内存中；第一处理器核在接收到安全中断信号时，从共享内存中获取事项，并处理事项得到处理结果；第一处理器核向第二处理器核发送非安全中断信号，并将处理结果写入共享内存中；第二处理器核在接收到非安全中断信号时，从共享内存中获取处理结果。本发明能提高电子设备数据的安全性。

公开(公告)号：CN118248678A

公开(公告)日：2024-06-25

申请号：CN202410364933.2

申请日：2024-03-27

Applicant: 飞腾信息技术有限公司

Inventor： 曾维 ,  郭御风

IPC: H01L23/544 ,  H01L23/00 ,  G01R27/26

Abstract: 本申请涉及一种半导体芯片、检测半导体芯片被开盖的方法及电子设备，属于半导体领域。该半导体芯片包括：封装壳、基板；所述基板上设置有裸片和铜箔电容，所述铜箔电容位于所述基板的粘连胶所在的位置，所述铜箔电容的两电极与所述裸片连接，所述封装壳与所述基板通过所述粘连胶粘接，其中，所述裸片为未封装的芯片；所述裸片被配置为：对所述铜箔电容的容值进行测量，并基于测量容值与标准容值判断所述半导体芯片的封装壳是否被打开。本申请能够及时准确判断半导体芯片的封装壳是否被打开。