软件系统构建方法、装置、设备及计算机可读存储介质

    公开(公告)号:CN116450206A

    公开(公告)日:2023-07-18

    申请号:CN202310699214.1

    申请日:2023-06-14

    Inventor: 朱耿宇 王晓东

    Abstract: 本申请提出一种软件系统构建方法、装置、设备及计算机可读存储介质,该方法包括:获取请求信息,所述请求信息包括待构建的软件系统所适用的系统内核的配置信息;根据所述请求信息,从预设的系统内核资源中,确定出目标系统内核;所述系统内核资源包括不同的操作系统内核,所述目标系统内核是与所述系统内核的配置信息相对应的操作系统内核;基于所述目标系统内核,构建得到软件系统。上述方案至少使得嵌入式实时操作系统的软件系统的构建能够适用到不同的操作系统内核,实现对适用于任意操作系统内核的软件系统的构建。

    一种半导体基板、半导体器件、集成电路系统和电子设备

    公开(公告)号:CN114464585A

    公开(公告)日:2022-05-10

    申请号:CN202210376468.5

    申请日:2022-04-12

    Abstract: 本发明提供了一种半导体基板、半导体器件、集成电路系统和电子设备,其中,半导体基板包括基板主体以及位于基板主体第一侧的多个第一管脚;基板主体的第二侧可封装芯片,第二侧与第一侧相对设置;基板主体的第一侧表面至少包括第一区域和第二区域,第一区域内的第一管脚包括电源管脚和接地管脚,电源管脚和接地管脚可分别与去耦电容的两端电连接,第一区域内的第一管脚的分布密度由去耦电容的尺寸和数量决定;第二区域内的第一管脚的分布密度大于第一区域内的第一管脚的分布密度,以在第一区域内对应设置相应尺寸和数量的去耦电容,使得去耦电容的降噪效果满足要求的同时,缩小半导体基板的面积以及半导体器件即封装芯片的封装面积。

    一种内存功耗测试装置、系统及其应用方法

    公开(公告)号:CN111929495B

    公开(公告)日:2021-01-26

    申请号:CN202010977291.5

    申请日:2020-09-17

    Abstract: 本发明公开了一种内存功耗测试装置、系统及其应用方法,本发明装置包括带有内存槽和金手指的内存转接板,内存转接板为多层PCB板,内存转接板上设有用于走高速信号的第一层和用于作为高速信号的参考平面的第二层,第一层的每一根信号走线直接连接在内存槽和金手指上的信号端子之间,第二层的每一根信号走线至少一侧放置电容,该电容串联于内存槽和金手指的信号参考平面之间,且内存槽和金手指的信号参考平面之间串联有电阻,电阻两端分别连接有测试信号输出端子。本发明可单独检测出内存条功耗、以便将内存控制器和内存条功耗分开,而且采用了电容的交流耦合的方法去解决参考平面不连续问题,同时又能满足直流电源只能从电阻通过的设计需求。

    用于多核处理器的启动方法、系统级芯片、设备及介质

    公开(公告)号:CN117492849A

    公开(公告)日:2024-02-02

    申请号:CN202311542289.5

    申请日:2023-11-17

    Abstract: 本申请实施例提供了一种用于多核处理器的启动方法、系统级芯片、设备及介质,涉及数据通信技术领域,能够提高多核处理器启动的灵活性。该方法包括:在接收到系统级芯片的启动指令后,从目标地址范围的目标文件中读取各处理器核对应的工作地址范围;目标文件中包括引导程序以及每个处理器核各自对应的镜像文件和配置信息,配置信息中包括各处理器核对应的工作地址范围,目标地址范围为内存中除各处理器核对应的工作地址范围之外的空闲地址范围;将各处理器核的镜像文件存储至各处理器核对应的工作地址范围;从目标地址范围中加载引导程序,并利用引导程序从各工作地址范围中加载对应的镜像文件以启动对应的处理器核。

    一种半导体基板、半导体器件、集成电路系统和电子设备

    公开(公告)号:CN114464585B

    公开(公告)日:2022-07-12

    申请号:CN202210376468.5

    申请日:2022-04-12

    Abstract: 本发明提供了一种半导体基板、半导体器件、集成电路系统和电子设备,其中,半导体基板包括基板主体以及位于基板主体第一侧的多个第一管脚;基板主体的第二侧可封装芯片,第二侧与第一侧相对设置;基板主体的第一侧表面至少包括第一区域和第二区域,第一区域内的第一管脚包括电源管脚和接地管脚,电源管脚和接地管脚可分别与去耦电容的两端电连接,第一区域内的第一管脚的分布密度由去耦电容的尺寸和数量决定;第二区域内的第一管脚的分布密度大于第一区域内的第一管脚的分布密度,以在第一区域内对应设置相应尺寸和数量的去耦电容,使得去耦电容的降噪效果满足要求的同时,缩小半导体基板的面积以及半导体器件即封装芯片的封装面积。

    系统构建方法、装置、电子设备及存储介质

    公开(公告)号:CN118426779A

    公开(公告)日:2024-08-02

    申请号:CN202410424509.2

    申请日:2024-04-09

    Inventor: 王晓东 黄鹤

    Abstract: 本公开提供了一种系统构建方法、装置、电子设备及存储介质,所述方法包括:确定多核异构芯片中至少两个处理器核对应的模块和用户程序;两个处理器核中具有相同功能的模块和用户程序只确定一次;针对每一个处理器核,生成所述处理器核对应的系统镜像文件;将所述至少两个处理器核对应的模块、用户程序以及系统镜像文件发送至所述多核异构芯片;如此,在通用操作系统中编译至少两个处理器核中的模块,相同功能的模块或用户程序只编译一次;模块中包括系统适配层,可以适应不同处理器核,如此,无需切换不同的开发环境也能够为不同的处理器核构建操作系统,简化操作的同时提升编译效率。

    软件系统构建方法、装置、设备及计算机可读存储介质

    公开(公告)号:CN116450206B

    公开(公告)日:2023-09-01

    申请号:CN202310699214.1

    申请日:2023-06-14

    Inventor: 朱耿宇 王晓东

    Abstract: 本申请提出一种软件系统构建方法、装置、设备及计算机可读存储介质,该方法包括:获取请求信息,所述请求信息包括待构建的软件系统所适用的系统内核的配置信息;根据所述请求信息,从预设的系统内核资源中,确定出目标系统内核;所述系统内核资源包括不同的操作系统内核,所述目标系统内核是与所述系统内核的配置信息相对应的操作系统内核;基于所述目标系统内核,构建得到软件系统。上述方案至少使得嵌入式实时操作系统的软件系统的构建能够适用到不同的操作系统内核,实现对适用于任意操作系统内核的软件系统的构建。

    一种内存功耗测试装置、系统及其应用方法

    公开(公告)号:CN111929495A

    公开(公告)日:2020-11-13

    申请号:CN202010977291.5

    申请日:2020-09-17

    Abstract: 本发明公开了一种内存功耗测试装置、系统及其应用方法,本发明装置包括带有内存槽和金手指的内存转接板,内存转接板为多层PCB板,内存转接板上设有用于走高速信号的第一层和用于作为高速信号的参考平面的第二层,第一层的每一根信号走线直接连接在内存槽和金手指上的信号端子之间,第二层的每一根信号走线至少一侧放置电容,该电容串联于内存槽和金手指的信号参考平面之间,且内存槽和金手指的信号参考平面之间串联有电阻,电阻两端分别连接有测试信号输出端子。本发明可单独检测出内存条功耗、以便将内存控制器和内存条功耗分开,而且采用了电容的交流耦合的方法去解决参考平面不连续问题,同时又能满足直流电源只能从电阻通过的设计需求。

    一种转接结构及验证系统

    公开(公告)号:CN220305792U

    公开(公告)日:2024-01-05

    申请号:CN202322110682.9

    申请日:2023-08-07

    Abstract: 本申请提供了一种转接结构及验证系统,应用于计算机技术领域。该转接结构包括:转接插头,转接插槽以及电压转换模块。转接插头包括第一电源端子且转接插头与主板上设置的内存插槽适配;转接插槽包括第二电源端子,转接插槽与转接插头连接,并与第二内存模块适配;电压转换模块的输入端与第一电源端子相连,其输出端与第二电源端子相连,电压转换模块用于将输入端的工作电压转换为第二内存模块的工作电压。本申请提供的技术方案,能够实现在一块主板上对多种DDR协议进行验证,达到缩短开发周期,降低开发成本的目的。

    一种转接结构及验证系统
    10.
    实用新型

    公开(公告)号:CN220305791U

    公开(公告)日:2024-01-05

    申请号:CN202322109863.X

    申请日:2023-08-07

    Abstract: 本申请提供一种转接结构及验证系统,应用于计算机技术领域。其中,该转接结构包括:转接插头、转接插槽以及第一连接器;转接插头包括第一端子,且转接插头与主板上设置的内存插槽适配;转接插槽包括第二端子和第三端子,第二端子与转接插头中对应相同功能的第一端子相连,第三端子对应的功能与各第一端子对应的功能均不相同;第一连接器用于将第三端子与主板上的功能端口连接。本申请提供的技术方案,能够实现在一块主板上对多种DDR协议进行验证,达到缩短开发周期,降低开发成本的目的。

Patent Agency Ranking