-
公开(公告)号：CN119987157A
公开(公告)日：2025-05-13
申请号：CN202510249624.5
申请日：2025-03-04
Applicant: 重庆芯联微电子有限公司
Abstract: 本发明提供了一种一维图案的光学临近修正方法、存储介质、电子设备，所述方法包括建立各尺寸的一维图案在各空间环境下模型误差表，所述模型误差表由数值补值表及模型补值表得到，所述数值补值表由各尺寸的一维图案在各空间环境下基于规则的光学临近效应修正获得，所述模型补值表由各尺寸的一维图案在各空间环境下基于模型的光学临近效应修正获得；对一维图案执行基于规则的光学临近效应修正，再执行基于模型的光学临近效应修正，所述规则包括所述数值补值表，所述模型包括所述模型误差表作为校正参数。本发明可用于优化一维图案的光学临近修正。
-
公开(公告)号：CN119625043A
公开(公告)日：2025-03-14
申请号：CN202411633601.6
申请日：2024-11-15
Applicant: 重庆芯联微电子有限公司
Abstract: 本发明提供了一种芯片对数据库图像比对定位的方法及系统，属于半导体领域。该芯片对数据库图像比对定位的方法包括提供一GDS原始文件，所述GDS原始文件包括集成电路设计时的原始图形；获取原始图形的关键尺寸，筛选原始图形的关键尺寸分别为第一设定值和第二设定值的图形；对晶圆进行刻蚀，获取刻蚀之后的图形；对刻蚀之后的图形进行量测，获取第一图形和第二图形的关键尺寸的变化量，并基于变化量，获取原始图形的关键尺寸的补偿值。本发明通过内差的方式，获取GDS文件中的图形的关键尺寸补偿值，能够避免晶圆刻蚀后的图像，由于收缩或扩张的大小不同，造成检测机台定位失败。
-
公开(公告)号：CN119439606A
公开(公告)日：2025-02-14
申请号：CN202411452592.0
申请日：2024-10-17
Applicant: 重庆芯联微电子有限公司
IPC: G03F1/72 , H01L21/027 , G03F7/20
Abstract: 本发明提供了一种版图缺陷修正的方法及系统、掩膜版，属于半导体领域。该版图缺陷修正的方法包括提供一版图。筛选出同时存在于第一区域和第二区域的目标图形。基于所述密集图形和孤立图形，获取所述目标图形的过渡区域。对与目标图形相邻的两个图形的线端，沿与目标图形平行的方向做延伸处理，形成延伸图形，以将过渡区域的图形从孤立图形转换为密集图形。本发明通过筛选出目标图形中易出现缺陷的过渡区域，通过对目标图形相邻两个图形做延伸处理，从而能够将过渡区域的孤立图形转换为密集图形，从而，能够增加目标图形的工艺窗口，能够避免金属层出现电流无法顺利传输的问题，提高芯片的良率。
-
公开(公告)号：CN119335810A
公开(公告)日：2025-01-21
申请号：CN202411692047.9
申请日：2024-11-25
Applicant: 重庆芯联微电子有限公司
Abstract: 本发明提供了一种版图优化方法及系统，属于半导体领域。该版图优化方法包括提供初始版图，所述初始版图包括若干分立排布的主图形；筛选所述主图形中的目标图形，所述目标图形包括第一目标图形和第二目标图形。获取辅助图形的添加规则，在所述第一目标图形的外围添加辅助图形。将两个所述第一辅助图形沿着朝向第二目标图形的方向延伸，并与第二辅助图形延伸的图形连接，形成目标辅助图形。基于所述目标辅助图形，使所述初始版图形成为优化版图。本发明通过采用优化版图进行光刻，当工艺条件发生变化时，在光刻胶层形成的轮廓变化更小。在接下来的刻蚀工艺中，能够保持刻蚀工艺稳定，使得光刻胶层形成的轮廓如预期，提高芯片良率。
-
公开(公告)号：CN119805848A
公开(公告)日：2025-04-11
申请号：CN202510070510.4
申请日：2025-01-16
Applicant: 重庆芯联微电子有限公司
Abstract: 本发明提供一种亚分辨率辅助图形的插入方法，通过先采用反向光刻技术对孤立或半孤立的子图形进行修正，得到插在子图形外周的自由形式布局图形，然后利用矩形亚分辨率辅助图形组合代替自由形式布局图形，矩形亚分辨率辅助图形组合包括多个矩形亚分辨率辅助图形，且相邻矩形亚分辨率辅助图形之间具有间隙，最后对矩形亚分辨率辅助图形组合进行类环形拟合，得到封闭的类环形亚分辨率辅助图形，并将类环形亚分辨率辅助图形代替矩形亚分辨率辅助图形组合依次嵌套插在所有子图形的外周，解决传统的亚分辨率辅助图形插入方法时间周期长、工艺窗口小、且实际图形容易产生较大的圆角，从而导致集成电路版图因图形密度不同引起工艺差异的问题。
-
Patent Agency Ranking
公开(公告)号：CN119376176A
公开(公告)日：2025-01-28
申请号：CN202411682870.1
申请日：2024-11-22
Applicant: 重庆芯联微电子有限公司
Abstract: 本发明提供一种光源掩模协同优化方法，包括以下步骤：准备需要做SMO的图形，决定图形的最小周期，并提供光罩资讯；建立光学模型；利用建立好的光学模型，基于最小周期、光罩资讯进行初步的光源掩模协同优化，得到初步优化的光源形态与优化过的光罩关键尺寸；基于优化结果，将光罩制作出来后，实际进行曝光与显影，并收集实际晶圆上的光阻数据；基于光阻数据建立光阻模型，并使用光阻模型再次进行光源掩模协同优化，得到更精准的光源形态与光罩关键尺寸。本发明的光源掩模协同优化方法将光阻加入SMO过程，同时优化光源、光阻与光罩，有助于提升集成电路制造过程中膜层在曝光显影后的表现，提升DOF。
-
公开(公告)号：CN119291985A
公开(公告)日：2025-01-10
申请号：CN202411626041.1
申请日：2024-11-14
Applicant: 重庆芯联微电子有限公司
Abstract: 本发明提供一种降低光学邻近效应修正时间的方法，包括以下步骤：提供初始目标图形，对初始目标图形进行OPC修正，得到初始目标图形的修正掩膜板，将初始目标图形的修正掩膜板与初始目标图形进行对比，得到偏差表；提供待修正目标图形，待修正目标图形与初始目标图形相同，将偏差表导入OPC配方，对待修正目标图形进行OPC修正，得到待修正目标图形的修正掩膜板。本发明的降低光学邻近效应修正时间的方法中，对初始目标图形进行OPC修正后，得到初始目标图形的修正掩膜板与初始目标图形之间的偏差表，后续对相同图形的待修正目标图形进行修正时，将偏差表导入OPC配方进行修正，极大程度减少修正时间，提高OPC修正效率。
-
公开(公告)号：CN119270576A
公开(公告)日：2025-01-07
申请号：CN202411690346.9
申请日：2024-11-25
Applicant: 重庆芯联微电子有限公司
Abstract: 本发明提供一种基于光掩模制作误差效应的光罩验证方法，包括以下步骤：S1：基于提供的设计图案，筛选设计尺寸小于最小设计尺寸加第一预定值区域为Target检查区；S2：基于光罩检查标准，对设计图案OPC修正得到修正图案；S3：在Target检查区基础上，基于修正图案，筛选在光罩制造尺寸规则极限及以上至第二预定值区域为POST OPC检查区；S4：对POST OPC检查区仿真模拟并MEEF分析，选择超出MEEF预定值区域为MEEF检查区；S5：对MEEF检查区确定新光罩检查标准。MEEF引入光罩验证避免因光罩误差产生桥接；在最小设计尺寸与光罩制造尺寸极限附近仿真筛选，缩小仿真范围，找到真实的风险热点。
-
公开(公告)号：CN118838127A
公开(公告)日：2024-10-25
申请号：CN202411085436.5
申请日：2024-08-08
Applicant: 重庆芯联微电子有限公司
Abstract: 本发明提供一种光阻消退量的测量方法及光学邻近修正方法，测量方法包括：提供光阻层，在光阻层定义出目标光阻图形，目标光阻图形上设置有锚定点；依据定义的目标光阻图形对光阻层进行曝光显影，以形成具有锚定点的实际光阻图形；基于实际光阻图形的锚定点位置确定目标光阻图形的目标边缘；通过测量获取实际光阻图形的实际边缘；基于实际边缘与目标边缘的间距，获取实际光阻图形的光阻消退量。本发明基于锚定点可以获取光阻图形准确的目标边缘，及通过测量获得光阻图形的实际边缘后，通过实际边缘与目标边缘的间距，可以准确获得光阻图形的实际光阻消退量。
-
公开(公告)号：CN119620526A
公开(公告)日：2025-03-14
申请号：CN202411899648.7
申请日：2024-12-23
Applicant: 重庆芯联微电子有限公司
Abstract: 本申请属于半导体技术领域，提供一种辅助图形添加方法、系统及终端，辅助图形添加方法包括以下步骤：获取目标图形；获取辅助图形，辅助图形至少包括第一辅助图形组和第二辅助图形组，第一辅助图形组包括若干第一辅助子图形，第二辅助图形组包括第二辅助子图形；获取第一辅助子图形和第二辅助子图形的添加优先级，以更新预设的添加规则；基于更新后的添加规则，将辅助图形添加至目标图形中。通过在添加规则中设置辅助图形的添加优先级，并根据添加优先级依次添加辅助图形，能够使辅助图形的添加结果在转角等复杂区域内准确可控，有效防止辅助图形添加错误导致不可控的情况发生，保证了对工艺窗口的改善效果。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.026 seconds)
