公开(公告)号：CN101244800A

公开(公告)日：2008-08-20

申请号：CN200810074207.8

申请日：2008-02-13

Applicant: 通用电气公司

Inventor： S·D·阿瑟 ,  A·埃拉塞尔 ,  J·I·赖特 ,  K·苏布拉马尼安 ,  C·F·凯梅尔 ,  A·V·高达

IPC: B81B7/00 ,  H01H59/00 ,  B81C3/00 ,  B81C5/00

CPC classification number: H01H59/0009 ,  H01H9/52 ,  H01L24/24 ,  H01L2224/32245 ,  H01L2224/73267 ,  H01L2224/92144 ,  H01L2924/01029 ,  H01L2924/10253 ,  H01L2924/12042 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/1461 ,  Y10T29/49105 ,  H01L2924/00

Abstract: 本发明涉及功率覆盖结构及其制作方法。本发明的一个实施例包括一种MEMS结构，该MEMS结构进一步包括：MEMS器件(240)，其具有其上带有一个或多个连接到MEMS器件(240)的MEMS元件的接触结构(244、245和246)的第一表面；覆盖第一表面在其中限定了开口的介电层(100)，接触结构(244、245和246)通过该开口被暴露；包含从接触结构(244、245和246)延伸通过介电层(100)中的开口并且到达介电层(100)的表面之上的导电材料(174－179)的图案化的金属化层(254、255和256)；以及与金属化层(254、255和256)热连通的第一热沉(190)。

公开(公告)号：CN1917158B

公开(公告)日：2013-07-17

申请号：CN200610115024.7

申请日：2006-08-17

Applicant: 通用电气公司

Inventor： R·A·费利昂 ,  R·A·博普雷 ,  A·埃拉塞尔 ,  R·J·沃纳洛夫斯基 ,  C·S·科尔曼

IPC: H01L21/60 ,  H01L23/48

CPC classification number: H01L23/4822 ,  H01L23/4821 ,  H01L23/5385 ,  H01L23/5389 ,  H01L24/24 ,  H01L24/82 ,  H01L25/072 ,  H01L2224/2402 ,  H01L2224/24137 ,  H01L2224/24226 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/82039 ,  H01L2224/82047 ,  H01L2224/92135 ,  H01L2224/92144 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01042 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/01074 ,  H01L2924/01076 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/10329 ,  H01L2924/12042 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/15787 ,  H01L2924/19042 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/351 ,  H01L2924/00

Abstract: 一种半导体芯片封装结构，包括电介质膜(10)，该电介质膜(10)具有与至少一个功率半导体芯片(21)的一个或多个接触垫(22)和(23)对准的一个或多个通孔(11)。邻近电介质膜(10)的图案化的导电层(40)具有一个或多个导电柱(41)，其延伸通过与接触垫(22)和(23)对准的该一个或多个通孔(11)，以将导电层(40)电耦接至接触垫(22)和(23)。在特定实施例中，可在电介质膜(10)和该至少一个功率半导体芯片(21)的有源表面(24)之间形成一个或多个空气隙(91)。还公开了用于制备该半导体芯片封装结构的方法。

公开(公告)号：CN1917158A

公开(公告)日：2007-02-21

申请号：CN200610115024.7

申请日：2006-08-17

Applicant: 通用电气公司

Inventor： R·A·费利昂 ,  R·A·博普雷 ,  A·埃拉塞尔 ,  R·J·沃纳洛夫斯基 ,  C·S·科尔曼

IPC: H01L21/60 ,  H01L23/48

CPC classification number: H01L23/4822 ,  H01L23/4821 ,  H01L23/5385 ,  H01L23/5389 ,  H01L24/24 ,  H01L24/82 ,  H01L25/072 ,  H01L2224/2402 ,  H01L2224/24137 ,  H01L2224/24226 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/82039 ,  H01L2224/82047 ,  H01L2224/92135 ,  H01L2224/92144 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01042 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/01074 ,  H01L2924/01076 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/10329 ,  H01L2924/12042 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/15787 ,  H01L2924/19042 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/351 ,  H01L2924/00

Abstract: 一种半导体芯片封装结构，包括电介质膜(10)，该电介质膜(10)具有与至少一个功率半导体芯片(21)的一个或多个接触垫(22)和(23)对准的一个或多个通孔(11)。邻近电介质膜(10)的图案化的导电层(40)具有一个或多个导电柱(41)，其延伸通过与接触垫(22)和(23)对准的该一个或多个通孔(11)，以将导电层(40)电耦接至接触垫(22)和(23)。在特定实施例中，可在电介质膜(10)和该至少一个功率半导体芯片(21)的有源表面(24)之间形成一个或多个空气隙(91)。还公开了用于制备该半导体芯片封装结构的方法。

公开(公告)号：CN1960001B

公开(公告)日：2013-05-29

申请号：CN200610151312.8

申请日：2006-06-27

Applicant: 通用电气公司

Inventor： L·B·罗兰 ,  A·埃拉塞尔

IPC: H01L29/36 ,  H01L29/32 ,  H01L21/20

CPC classification number: H01L21/02505 ,  H01L21/02447 ,  H01L21/02529

Abstract: 本发明提供一种具有碳化硅外延层的复合结构(16)的半导体器件及其制造方法。该外延层包括至少四个垂直分布的区域并且限定了各自的界面，其中每个区域的特征在于各自的掺杂浓度，其中掺杂浓度在每个界面变化，并且其中至少一种单个杂质在所有的区域中的每个掺杂浓度超过1×1017cm-3。

公开(公告)号：CN1960001A

公开(公告)日：2007-05-09

申请号：CN200610151312.8

申请日：2006-06-27

Applicant: 通用电气公司

Inventor： L·B·罗兰 ,  A·埃拉塞尔

IPC: H01L29/36 ,  H01L29/32 ,  H01L21/20

CPC classification number: H01L21/02505 ,  H01L21/02447 ,  H01L21/02529

Abstract: 本发明提供一种具有碳化硅外延层的复合结构(16)的半导体器件及其制造方法。该外延层包括至少四个垂直分布的区域并且限定了各自的界面，其中每个区域的特征在于各自的掺杂浓度，其中掺杂浓度在每个界面变化，并且其中至少一种单个杂质在所有的区域中的每个掺杂浓度超过1×1017cm－3。

公开(公告)号：CN1290404A

公开(公告)日：2001-04-04

申请号：CN99802681.6

申请日：1999-11-23

Applicant: 通用电气公司

Inventor： A·埃拉塞尔 ,  M·J·舒滕

IPC: H01L29/739

CPC classification number: H01L29/1095 ,  H01L29/7395

Abstract: 一种IGBT适用于ZVS工作,所以显著减少了ZVS工作期间的开关损耗。实际上,IGBT适用于作为具有非常小双极晶体管元件的MOSFET工作。通过减少传导期间注入到器件的少子数量,可以减少开关损耗。此外,该ZVS IGBT结构允许在工作温度升高时存储电荷少量增加,允许器件在较高温下以较低开关损耗工作。此外ZVS IGBT结构允许工作温度升高时存储的电荷少量增加,允许器件在较高的温度下以较低的开关损耗工作。