基于调制岛结构的垂直型场效应晶体管及其制作方法

    公开(公告)号:CN116344618A

    公开(公告)日:2023-06-27

    申请号:CN202310218002.7

    申请日:2023-03-08

    Abstract: 本发明公开了一种基于调制岛结构的垂直型场效应晶体管及其制作方法,主要解决了现有的氮化镓基功率器件不具备良好双向导通特性,导致其所用电路成本上升,性能下降的问题。其自下而上包括:漏极、衬底层、漂移层、N型GaN沟道层、顶层金属和钝化层,该N型GaN沟道层的两侧分别设有第一P型GaN层和第二P型GaN层,第一P型GaN层被凹槽均匀分割为n块形成调制岛结构,漂移层、N型GaN沟道层和第一P型GaN层上设有调制块金属,第二P型GaN层上设有栅极和栅场板,整个器件的四围设有MESA隔离槽。本发明降低了反向导通开启压降、增大了导通电流,其阻断时泄露电小耐压高,具有良好的双向导通特性,可作为功率开关器件。

    基于沟道电导增强的场效应开关器件

    公开(公告)号:CN115000063A

    公开(公告)日:2022-09-02

    申请号:CN202210566317.6

    申请日:2022-05-23

    Abstract: 本发明公开了一种基于沟道电导增强的场效应开关器件,主要解决现有氮化镓基功率晶体管的电流崩塌和低击穿电压问题。其自下而上包括:衬底、过渡层、沟道层和势垒层,该势垒层上部依次为渐变掺杂结构的P型块、栅极,P型块左侧为由m个平行回型调制岛构成的渐变掺杂调制岛阵列,每个调制岛中设有方形槽,这些方形槽构成窗口;各调制岛左侧均设有y个凹槽,各凹槽中设有倒L型金属条,各金属条上侧位于调制岛或窗口的上部,各调制岛所对应的y个金属条中至少有一个金属条的水平部分设有凸起连接到方形槽内的势垒层,所有金属条构成岛金属,岛金属左侧为漏极,P型块右侧为源极。本发明能抑制电流崩塌,提升击穿电压,可用作电力电子系统。

    基于阻挡块调制结构的功率晶体管及其制作方法

    公开(公告)号:CN115000062A

    公开(公告)日:2022-09-02

    申请号:CN202210566313.8

    申请日:2022-05-23

    Abstract: 本发明公开了一种基于阻挡块调制结构的功率晶体管及其制作方法,主要解决现有氮化镓基功率晶体管的电流崩塌和低击穿电压问题,其自下而上包括:衬底、过渡层、沟道层和势垒层,该势垒层上部依次为P型块和栅极,P型块左侧为由m个平行回型阻挡块构成的阻挡块阵列,各回型阻挡块中设有方形槽,这些方形槽构成调制槽;各回型阻挡块左侧均设有深度为h的深槽,各深槽中设有倒L型金属条,这些金属条构成块金属,块金属上侧位于阻挡块阵列和调制槽上部,块金属左侧为漏极,P型块右侧为源极。当h>0μm时,构成凹槽型晶体管,当h=0μm时,块金属在势垒层上部,退化为平面型晶体管。本发明能抑制电流崩塌,提升击穿电压,可用作电力电子系统。

    交错阵列肖特基型功率器件
    4.
    发明公开

    公开(公告)号:CN114975640A

    公开(公告)日:2022-08-30

    申请号:CN202210580516.2

    申请日:2022-05-25

    Abstract: 本发明公开了一种交错阵列肖特基型功率器件,主要解决现有肖特基二极管开启电压高的问题,其包括:衬底(1)、过渡层(2)、势垒层(3)、钝化层(4),势垒层(3)上面的钝化层(4)左侧设置有阴极槽(5),阴极槽上方设置有阴极(6),势垒层(3)和钝化层(4)的右侧设置有N组阵列条,每组阵列条包括M个左阵列块(8)和M+1个右阵列块(9),这些左阵列块(8)与右阵列块(9)交错分布,这些阵列块上表面设置有互连金属(10),用于将各阵列块并联连接,每个阵列块的底部均位于过渡层(2)中。本发明开启电压小,导通电流大,可作为电力电子系统的基本器件。

    内嵌肖特基二极管的复合功率开关器件及其制作方法

    公开(公告)号:CN114944389A

    公开(公告)日:2022-08-26

    申请号:CN202210568442.0

    申请日:2022-05-23

    Abstract: 本发明公开了一种内嵌肖特基二极管的复合功率开关器件,主要解决现有功率开关器件只能单向导通的问题。其包括:衬底、过渡层、第一沟道层、第一势垒层、第二沟道层、第二势垒层;第二势垒层上部依次设有P型块和栅极;第一沟道层、第一势垒层、第二沟道层、第二势垒层的左、右两侧均设有第一台面,这两个第一台面上分别为阳极与漏极,左侧的第一台面右侧依次为第二台面和源极。第一沟道层与第一势垒层的接触界面形成电子通道,该通道与漏极、阳极构成肖特基二极管结构;第二沟道层、第二势垒层、P型块、漏极、源极、栅极共同构成功率开关晶体管。本发明可降低损耗,提升器件集成度,且能实现双向导通特性,用作开关器件。

    异质结功率器件及其制作方法

    公开(公告)号:CN112768505A

    公开(公告)日:2021-05-07

    申请号:CN202011643734.3

    申请日:2020-12-31

    Abstract: 本发明公开了一种异质结功率器件及其制作方法,主要解决现有氮化镓基器件存在电流崩塌现象和击穿电压低的问题,其包括:衬底(1)、过渡层(2)、势垒层(3)、源槽(7)、漏槽(8)、源极(9)、漏接触(10)、浮岛金属(11)、漏岛金属(12)、栅极(14)和钝化层(16)。势垒层上从左到右依次设有栅岛(4)、浮岛(5)和漏岛(6);浮岛(5)由2n‑1个独立P型半导体块组成,漏岛(6)由m个P型半导体长方体块组成,每个长方体块之间设有凹槽(13);该凹槽的内部、前后及右侧均淀积有金属,形成肖特基接触(15)。本发明能抑制电流崩塌,提高击穿电压,正向阻断与反向阻断好,可用于电力电子系统的基本器件。

    氮化镓基高电子迁移率晶体管及其制作方法

    公开(公告)号:CN112736130A

    公开(公告)日:2021-04-30

    申请号:CN202011644255.3

    申请日:2020-12-31

    Abstract: 本发明公开了一种氮化镓基高电子迁移率晶体管及其制作方法,主要解决现有氮化镓基器件有电流崩塌和实现高击穿电压时工艺复杂的问题。其包括:衬底(1)、过渡层(2)、势垒层(3);该势垒层左侧边缘设有源槽(7),其上部淀积有源极(9),右侧边缘设有漏槽(8),其上部淀积有漏接触(10),势垒层上部设有栅岛(4),其上部淀积有栅极(14);该栅岛右边势垒层上设有浮岛(5)和漏岛(6),该浮岛上部淀积有浮岛金属(11),该漏岛上部淀积有漏岛金属(12),且浮岛与漏接触之间设有凹槽(13),其内部和上部淀积有肖特基接触(15)。本发明正向阻断与反向阻断好,抑制电流崩塌强,可作为高可靠功率电子系统的基本器件。

    常关型氮化镓基器件及其制作方法

    公开(公告)号:CN111863952A

    公开(公告)日:2020-10-30

    申请号:CN202010735341.9

    申请日:2020-07-28

    Abstract: 本发明公开了一种常关型氮化镓基器件及其制作方法,主要解决现有功率开关器件存在的阈值电压低的问题,其自下而上包括:衬底(1)、过渡层(2)、势垒层(3)和保护层(11),势垒层(3)的侧面刻有台面(9),势垒层(3)的上部设有栅柱(6);栅柱(6)的左右侧分别淀积有源极(7)和漏极(8),栅柱(6)的上部淀积有栅极(10)。该栅柱(6)由P型层(4)和N型排柱(5)组成,N型排柱(5)是由若干个长方形N柱组成。本发明具有阈值电压高、可靠性好和制作工艺简单的优点,可作为开关器件。

    一种CMOS图像传感器像素结构及其制作方法

    公开(公告)号:CN110534537A

    公开(公告)日:2019-12-03

    申请号:CN201910816107.6

    申请日:2019-08-30

    Abstract: 本发明公开了一种CMOS图像传感器像素结构及其制作方法,主要解决现有技术信号采集速度慢、信号电荷回流和电荷转移效率低的问题,其包括:衬底(1)、外延层(2)、浅沟槽隔离层(3)、栅氧化层(4)、多晶硅栅(5)和钝化层(6),衬底的下面淀积有漏极(11),外延层的右上角淀积有源极(10),多晶硅栅的上面淀积有泵栅电极(8)和传输栅电极(9),且设有电荷存储区(21)、光电响应区域(22)和阈值电压调整区(23),泵栅电极和传输栅电极的上面淀积有像素互联金属(7)。本发明提升了光电信号电荷的采集速度和电荷转移效率,改善了三维深度成像雷达系统的探测精度,可用于虚拟现实、无人机和自动驾驶雷达系统。

    极化掺杂InN基隧穿场效应晶体管及其制作方法

    公开(公告)号:CN110148626A

    公开(公告)日:2019-08-20

    申请号:CN201910095373.4

    申请日:2019-01-31

    Inventor: 王晓飞 孙权 杨翠

    Abstract: 本发明公开了一种极化掺杂InN基隧穿场效应晶体管,主要解决传统物理掺杂技术引起的随机掺杂波动导致器件性能下降,制作工艺复杂,可靠性低的问题。其自下而上包括:衬底(1)、缓冲层(2)和体区(3),体区的右上部设有极化反型层(4),在体区的上部、极化反型层的左侧和上部淀积有介质层(8),介质层左侧刻蚀有栅台阶(9),介质层上部自右向左依次淀积有调制板(10)、栅极(11)和隧穿栅(12),体区两侧刻蚀有下台阶(5),该台阶的左右侧上部分别设有源极(7)和漏极(6)。本发明避免了传统物理掺杂技术中的退火工艺,改善了器件的输出电流和亚阈值摆幅并抑制了反向漏电,提高了器件可靠性,可用于低功耗电路系统。

Patent Agency Ranking