-
公开(公告)号：CN120018524A
公开(公告)日：2025-05-16
申请号：CN202510146327.8
申请日：2025-02-10
Applicant: 西安电子科技大学 , 西安电子科技大学芜湖研究院
Abstract: 本发明公开了一种选择生长调控掺杂浓度的金刚石二极管及其制备方法，该制备方法包括：在(100)晶向的本征金刚石衬底上生长(100)晶向的轻掺杂金刚石层；在轻掺杂金刚石层的上表面刻蚀形成凹槽，凹槽的深度小于轻掺杂金刚石层的厚度；在凹槽中进行选择性生长，形成(111)晶向的重掺杂金刚石层；去除轻掺杂金刚石层的上表面和重掺杂金刚石层的上表面的氢终端；在重掺杂金刚石层的上表面生长欧姆电极；在轻掺杂金刚石层的上表面生长肖特基电极，欧姆电极与肖特基电极间隔设置。本发明可以将器件漂移区和欧姆接触区载流子浓度差提高到4～5个数量级，提升肖特基二极管的反向击穿电压、击穿场强正向导电性能，降低漏电流。
-
公开(公告)号：CN119945338A
公开(公告)日：2025-05-06
申请号：CN202510023633.2
申请日：2025-01-07
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
Abstract: 本发明公开了一种超宽带跨倍频程高效率功率放大器及其工作模式设计方法，方法包括：分析现有功率放大器的工作模式存在的问题，根据分析结果确定在工作模式设计过程中引入二次谐波的影响；基于输入功率放大器中管芯栅端的基波和二次谐波设计管芯栅端处的输入电压计算表达式，以根据输入电压计算表达式计算管芯栅端处的输入电压；根据输入电压计算表达式设计管芯漏端处的输出电流计算表达式，以根据输出电流计算表达式计算管芯漏端处的输出电流；根据输出电流计算表达式设计管芯漏端处的效率计算表达式，以根据功率放大器的效率计算表达式计算管芯漏端处的效率。本发明设计的工作模式对超宽带、跨倍频程、高效率的射频收发系统的发展具有重要意义。
-
公开(公告)号：CN119921543A
公开(公告)日：2025-05-02
申请号：CN202411980501.0
申请日：2024-12-31
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
IPC: H02M1/08 , H02M1/088 , H02M1/38 , H02M1/00 , H02H7/12 , H02H3/10 , H02H3/20 , H02H3/24 , H03K17/081 , H03K17/60
Abstract: 本申请公开了一种全氮化镓集成的半桥电路、芯片以及电子设备，电路包括：欠压和过压保护电路、过流保护电路、死区时间产生电路、信号控制电路、电平移位电路、高边驱动电路、低边驱动电路、高边氮化镓晶体管以及低边氮化镓晶体管，本申请具有如下效果：本申请半桥电路通过产生一种自动锁定逻辑信号，能自动断开高边氮化镓晶体管与低边氮化镓晶体管的电平移位电路，降低了高频开关信号切换过程中高边功率器件误开启和误关断的问题，驱动电路采用自举驱动结构保证了轨到轨的输出同时具有低传输延时，此外还集成了过压、欠压、过流保护电路，保证了半桥电路在工作时的高可靠性。
-
公开(公告)号：CN119918474A
公开(公告)日：2025-05-02
申请号：CN202411746902.X
申请日：2024-12-02
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: G06F30/3308
Abstract: 本发明公开了一种GaN HEMT器件分布式等效电路，该电路电路具有栅极端、漏极端与源极端，所述栅极端与所述源极端之间设置有分布式栅源电容与分布式第一本征电阻，所述栅极端与所述漏极端之间设置有分布式栅漏电容与分布式第二本征电阻，所述漏极端与所述源极端设置有电流源、第一电容与第一电阻，所述栅极端设置有分布式栅极电感与分布式栅极电阻，所述漏极端设置有第二电阻与第一电感，所述源极端设置有第三电阻与第二电感。本发明实施例能够表征在高频工作条件下，GaN HEMT器件内部的分布式效应，使得模型的参数更加准确。本发明作为一种GaN HEMT器件分布式等效电路，可广泛应用于半导体器件建模技术领域。
-
公开(公告)号：CN119789512A
公开(公告)日：2025-04-08
申请号：CN202411674297.X
申请日：2024-11-21
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明公开了一种共源共栅增强型金刚石与氮化镓异质集成功率器件，包括GaN基场效应晶体管单元、金刚石基场效应晶体管单元、电极互联金属。GaN基场效应晶体管单元为增强型晶体管，金刚石基场效应晶体管单元为耗尽型晶体管，设在同一个金刚石衬底上。金刚石晶体管栅电极和GaN晶体管源电极连接并作为器件的源极；金刚石晶体管源电极和GaN晶体管漏电极连接；GaN晶体管栅电极作为器件的栅极；金刚石晶体管漏电极作为器件的漏极，形成共源共栅增强型器件。本发明通过金刚石衬底GaN晶圆材料，实现GaN基晶体管和金刚石基晶体管的单片异质集成，并通过电极互联构成了共源共栅增强型的金刚石与氮化镓异质集成功率器件，为下一代高性能的电力电子系统提供技术支撑。
-
Patent Agency Ranking
公开(公告)号：CN119789510A
公开(公告)日：2025-04-08
申请号：CN202411650458.1
申请日：2024-11-19
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H10D84/82 , H10D84/05 , H10D62/824
Abstract: 本发明公开了一种氮化镓和砷化镓侧向单片异质集成射频芯片及其制备方法，包括背金属、衬底、氮化镓器件外延层、氮化镓器件电极漏极、氮化镓器件电极栅极、氮化镓器件电极源极、背通孔、砷化镓外延过渡层、砷化镓器件外延层、砷化镓器件电极源极、砷化镓器件电极栅极、砷化镓器件电极漏极；氮化镓和砷化镓外延材料和射频器件共用背金属和衬底，砷化镓射频器件通过在异质衬底氮化镓晶圆上选择区域挖槽外延生长砷化镓材料，并加工砷化镓器件的方式实现水平方向的单片异质集成；本发明可以使氮化镓和砷化镓射频器件具有极小的空间间距，减少了高频下长距离传输信号的损耗和寄生参数的影响，并且减小了芯片面积与芯片体积，减少了封装成本。
-
公开(公告)号：CN119677129A
公开(公告)日：2025-03-21
申请号：CN202411852923.X
申请日：2024-12-16
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
Abstract: 一种高线性度三维纳米线沟道器件及其制备方法，器件包括由下至上依次层叠设置的衬底层、GaN缓冲层和AlGaN缓变势垒层，AlGaN缓变势垒层两端分别沉积源、漏电极，靠近源电极一侧沉积Fin栅极，沿着栅宽方向设置若干纳米线沟道，Fin栅极包围纳米线沟道；方法：获取外延基片，包括衬底层、GaN缓冲层和AlGaN缓变势垒层；在AlGaN缓变势垒层两端分别制备源、漏电极；器件表面沉积SiN临时阻挡层，源、漏电极间形成若干间隔排列的条状SiN临时阻挡层；光刻显影出Fin栅的轮廓，刻蚀Fin栅区域未被SiN临时阻挡层覆盖的AlGaN缓变势垒层；去除所有的SiN临时阻挡层，在Fin栅区域留下锯齿状的纳米线沟道；Fin栅区域淀积金属形成Fin栅极；本发明具有高线性度、高输出电流，更好的欧姆接触的优点。
-
公开(公告)号：CN119562532A
公开(公告)日：2025-03-04
申请号：CN202411675212.X
申请日：2024-11-21
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明公开了一种p‑Ga2O3/n‑Ga2O3pn结二极管及制备方法，解决氧化镓p型掺杂困难，异质结二极管漏电流大和耐压低的问题。本发明自下而上包括:阴极金属，衬底，n型Ga2O3外延层，n型Ga2O3外延层上方设有p型NiO层，n型Ga2O3外延层与p型NiO层间设有p型Ga2O3材料层，构成氧化镓同质pn结。制备方法：清洗外延片、制备p型Ga2O3材料层、制备阴极金属、光刻、淀积p型NiO薄膜、光刻、制备阳极金属。本发明通过对氧化镓外延层上方进行N/P离子注入，再通过高温退火使得Ga2O3中Ga原子析出及再反应形成有效的p型特性，同时与p型氧化镍的p型特性相结合，用简单工艺实现了氧化镓的p型掺杂，得到了氧化镓同质pn结，可靠性高，漏电流小，用于制备高耐压的p‑Ga2O3/n‑Ga2O3pn结二极管。
-
公开(公告)号：CN119053239A
公开(公告)日：2024-11-29
申请号：CN202411159272.6
申请日：2024-08-22
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
IPC: H10N97/00
Abstract: 一种高密度半导体晶圆MIM电容，包含衬底层，沿衬底层的一侧依次设置有半导体外延层、底电极层、上电容介质层、顶电极层，衬底层和半导体外延层中设置有贯穿衬底层和半导体外延层且深度直至底电极层的背通孔，背通孔内表面和与衬底层相邻的外表面沿远离底电极层的方向设置背通孔内金属层、下电容介质层、背面金属层，底电极层和顶电极层之间形成正面常规MIM电容，背通孔内金属层和背面金属层间形成背通孔MIM电容；本发明还公开了该电容的制备方法；通过正面常规MIM电容和背通孔中制备的背通孔MIM电容，能增加有效的电极表面积；本发明将芯片背面利用起来，正面常规MIM电容和背通孔MIM电容结合可以实现更高的电容值，达到节约芯片面积，降低成本的目的。
-
公开(公告)号：CN119050125A
公开(公告)日：2024-11-29
申请号：CN202411150510.7
申请日：2024-08-21
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明公开了一种多种颜色LED阵列及其制备方法，该阵列包括：半导体平面模板、第一类掺杂半导体柱状结构阵列和异质结构器件层。该方法包括：制备半导体平面模板；进行图案化工艺处理，得到刻蚀掩模层；通过干法刻蚀对故意掺杂半导体平面层进行部分刻蚀处理并去除刻蚀掩模层，得到第一类掺杂半导体柱状结构阵列；通过金属有机化学气相沉积方法对第一类掺杂半导体柱状结构阵列进行外延生长处理，得到异质结构器件层，制备LED阵列。本发明能够简化紧密分布的彩色LED阵列制备工艺，避免微型LED芯片的巨量转移，降低制备成本，提高LED器件的发光效率。本发明作为一种多种颜色LED阵列及其制备方法，可广泛应用于半导体光电器件技术领域。
-
-
-
-
-
-
-
-
-
Search Results
1210
records
(took 0.047 seconds)
