基于Bagging的硬件木马检测方法、介质、计算机

    公开(公告)号:CN113821840B

    公开(公告)日:2024-10-01

    申请号:CN202110935464.1

    申请日:2021-08-16

    Abstract: 本发明属于电路设计领域,公开了一种基于Bagging的硬件木马检测方法、介质、计算机,从基于Verilog的门级网表文件中,提取硬件木马电路的有效特征矩阵;使用SMOTH技术对特征数据集进行预处理,从而平衡木马电路特征和普通电路特征的数量;利用LSTM神经网络模型建立基于Bagging集成方法的检测模型;使用构建好的Bagging集成木马检测模型对门级网表进行检测。本发明对门级网表的每个逻辑门和寄存器都进行特征提取和预测,可以精准确定木马电路在门级网表中的位置,便于设计人员对门级网表进行检查和修改。另外,这种特征提取方式并不需要整个网表信息,所以便于对局部网表电路进行木马检测。

    支持网络处理器的数据包包头处理电路系统及其控制方法

    公开(公告)号:CN113992610B

    公开(公告)日:2024-01-26

    申请号:CN202111137479.X

    申请日:2021-09-27

    Abstract: 本发明属于芯片设计技术领域,公开了一种支持网络处理器的数据包头处理电路系统及其控制方法。所述支持网络处理器的数据包头处理电路系统包括:包头向量缓存模块、参数缓存模块、超长指令字缓存模块、提取及处理模块以及字段重组模块。本发明所述的面向于网络交换场景应用的高性能、协议无关的数据包头处理器,可对全部包头必选字段进行灵活处理,处理位宽和超长指令字是通过上位机配置以满足对关键字段的高速处理;使用超长指令字和硬件协同配合的方式控制每一个有效处理通道的抢占与释放、支持同一簇内所有硬件流水线对包字段及参数寄存缓存模块的同时访问,以及对“动作”处理后的数据包包头向量重组。

    一种带断电恢复功能的网络交换机配置系统

    公开(公告)号:CN116938845A

    公开(公告)日:2023-10-24

    申请号:CN202311017221.5

    申请日:2023-08-11

    Abstract: 本发明公开了一种带断电恢复功能的网络交换机配置系统,包括:协议处理模块用于接收上位机发送的、包含n个堆栈式层叠的专用协议帧的以太网数据包,对解析出n条AHB协议的控制指令信息;仲裁模块用于在获取到n条控制指令信息和断电恢复模块发送的控制指令信息时,将控制指令信息发送至地址映射模块;地址映射模块用于根据控制指令信息对寄存器进行读/写操作,并生成表征操作是否成功的返回响应信息;协议处理模块还用于根据返回响应信息生成要发送至上位机的、包含返回帧的响应数据包;断电恢复模块用于将操作成功的控制指令信息存储至FLASH中,当自身重启后从FLASH中读取已存储的控制指令信息并发送至仲裁模块。

    基于无监督学习的硬件木马检测系统和信息数据处理方法

    公开(公告)号:CN113553630B

    公开(公告)日:2023-06-23

    申请号:CN202110658737.2

    申请日:2021-06-15

    Abstract: 本发明属于硬件安全技术领域,公开了一种基于无监督学习的硬件木马检测系统和信息数据处理方法,通过分析电路结构和木马电路运行逻辑,提出木马检测需要的特征;结合随机森林、相关性矩阵和平行坐标图分析特征的重要程度,对特征进行筛选,得到最佳特征集;采用主成分分析PCA方法对高维数据特征进行降维;采用降维后的数据训练Isolation Forest无监督模型,得到最佳训练模型;采用测试数据进行测试,根据测试结果计算准确度等参数,评估模型。本发明在减少数据维度的同时保留了数据的绝大部分信息,有效提高准确度,减少训练时间,同时使用无监督学习的方法,解决硬件木马检测领域标签值不易获得甚至无法获得的难题。

    一种DDR5 SDRAM的高吞吐率、低延迟PHY接口电路装置

    公开(公告)号:CN113553277A

    公开(公告)日:2021-10-26

    申请号:CN202110706849.0

    申请日:2021-06-24

    Abstract: 本发明属于芯片设计技术领域,公开了一种DDR5SDRAM的多PHY接口电路装置,由频率比转换、DFI地址命令与数据读写、初始化训练校准、地址命令发送与数据收发和配置等模块构成。本发明装置能够提供高数据率、低延迟的多存储颗粒访问能力以支持标准DDR5协议。不仅通过初始化训练校准模块来训练路径最佳传输状态,以实现低延迟,而且还能够通过地址发送与数据收发模块完成的高速并串转换和高速时钟PLL模块共同支持DDR5高数据率传输。配置模块使用可配置寄存器来设置数据读写和数据收发模块,实现灵活的并行多存储通道结构,以实现高吞吐率传输,同时通过配置模块可配置频率比转换模块,实现包括1:1、1:2和1:4三种频率比操作,实现对不同DFI接口频率的控制器的支持。

    256比特位密钥扩展系统及方法

    公开(公告)号:CN102647272A

    公开(公告)日:2012-08-22

    申请号:CN201210133163.8

    申请日:2012-05-02

    Abstract: 本发明公开了一种基于高级加密标准AES的256比特位密钥扩展系统及方法,主要解决现有256比特AES加密算法中密钥扩展过程的低效率以及高功耗问题。其实现过程是:在密钥扩展的第一轮对初始密钥进行存储,取前4列作为该轮密钥扩展的轮密钥,并进行字循环、字节替换、按位异或操作;根据序号n执行新一次字节替换和二次按位异或操作;将两次按位异或操作结果作为轮密钥存储在本地寄存器和外部存储单元中,供加密流程读取使用;之后每轮都对前一轮所得轮密钥重复上述操作,直到得到所有14个轮密钥,结束密钥扩展。本发明能够兼顾密钥扩展的实时性以及轮密钥的可重用性,实现高效率和低功耗的密钥扩展,适用于AES加密算法的256比特密钥扩展过程。

    基于AES的192比特位密钥扩展系统及方法

    公开(公告)号:CN102624520A

    公开(公告)日:2012-08-01

    申请号:CN201210132394.7

    申请日:2012-05-02

    Abstract: 本发明公开了一种基于高级加密标准AES的192比特位密钥扩展系统及方法,主要解决现有192比特AES加密算法中密钥扩展过程的低效率以及高功耗问题。其实现过程是:在密钥扩展的第一轮对初始密钥进行存储,取前4列作为该轮密钥扩展的轮密钥,并进行字循环、字节替换、按位异或操作;将所得结果作为轮密钥同时存储在本地寄存器和外部存储单元中,供加密流程读取使用;之后每轮都对前一轮所得轮密钥重复上述操作,直到得到所有12个轮密钥,结束密钥扩展。本发明能够兼顾密钥扩展的实时性以及轮密钥的可重用性,实现高效率和低功耗的密钥扩展,适用于AES加密算法的192比特密钥扩展过程。

    一种基于HQoS的分层流量整形装置及方法

    公开(公告)号:CN118316883A

    公开(公告)日:2024-07-09

    申请号:CN202410463881.4

    申请日:2024-04-17

    Abstract: 本发明提供基于HQoS的分层流量整形装置及方法,涉及网络控制技术领域。此装置包括配置信息模块、配置信息分发模块、调度模块和流量整形模块,流量整形模块包含多个流量整形器组,各流量整形器组包含多个流量整形器,各流量整形器组中的各流量整形器之间通过互联总线连接,流量整形模块,用于按照承诺信息速率生成令牌并放入出队队列对应的令牌桶中,在出队队列对应的令牌桶的剩余令牌数量等于0且需要对目标队列出队时,通过互联总线发起借用令牌请求,当借用令牌请求被响应时,使用响应借用令牌请求对应的令牌桶中的令牌对目标队列进行出队。这样,可以提高流量整形的灵活性和带宽利用率。

    基于高位宽流水结构的协议无关百吉交换包头识别装置

    公开(公告)号:CN118200258A

    公开(公告)日:2024-06-14

    申请号:CN202410162925.X

    申请日:2024-02-05

    Abstract: 本发明提供基于高位宽流水结构的协议无关百吉交换包头识别装置,涉及网络交换机技术领域。此装置包括:任务向量FIFO模块、分支判断模块、指令与数据读取模块、包头识别处理流水线模块和结果收集模块,此装置使用超长指令字对包数据进行处理,结合超大位宽结构的数据总线,能使用单条指令实现单层包头的识别,提高包头识别的吞吐率,且通过分支判断模块确定输出包头识别任务向量或未完成的任务向量,通过包头识别处理流水线模块交替执行包头识别任务向量或未完成的任务向量,实现数据包协议识别任务的并行化处理,对流水线的分支气泡进行了掩盖,避免包头数据依赖引起的性能损失,使包头识别具有更好的性能。

Patent Agency Ranking