-
公开(公告)号:CN105206584A
公开(公告)日:2015-12-30
申请号:CN201510540631.7
申请日:2015-08-28
申请人: 西安电子科技大学
CPC分类号: H01L21/84 , H01L27/1203
摘要: 本发明涉及一种异质沟道槽型栅CMOS集成器件及其制备方法,该制备方法包括:选取SOI衬底;形成SiGe层;连续生长N型应变Ge层和N型应变Si层;采用刻蚀工艺形成隔离沟槽,形成NMOS有源区和PMOS有源区;刻蚀NMOS有源区表面的N型应变Si层,并注入N型离子以形成增强型NMOS有源区;在指定的栅极区表面采用刻蚀工艺形成双倒梯形凹槽;在表面生长氧化层,刻蚀部分区域的氧化层形成PMOS栅介质层;向PMOS有源区表面注入P型离子形成PMOS源漏区;在PMOS的栅介质层表面生长栅极材料形成PMOS栅极;在所述NMOS栅极区生长栅极材料形成NMOS栅极;金属化处理,并光刻漏极引线、源极引线和栅极引线,最终形成异质沟道槽型栅CMOS集成器件。
-
公开(公告)号:CN104992930A
公开(公告)日:2015-10-21
申请号:CN201510393906.9
申请日:2015-07-07
申请人: 西安电子科技大学
CPC分类号: H01L21/84 , H01L27/1203
摘要: 本发明涉及一种应变Ge CMOS集成器件的制备方法及其CMOS集成器件,该制备方法包括:选取SOI衬底;生长N型应变Ge层以形成NMOS有源区和PMOS有源区;采用刻蚀工艺形成隔离沟槽;在PMOS有源区内注入P型离子形成PMOS的源漏区,在NMOS有源区内注入N型离子形成NMOS的源漏区;在PMOS和NMOS有源区表面且异于源漏区位置处形成金属栅极,且NMOS的栅极为高功函数的金属栅极;金属化处理,并光刻漏极引线、源极引线和栅极引线,最终形成应变Ge CMOS集成器件。本发明实施例实现了高性能应变Ge CMOS器件的制备。
-
公开(公告)号:CN105244319A
公开(公告)日:2016-01-13
申请号:CN201510540201.5
申请日:2015-08-28
申请人: 西安电子科技大学
IPC分类号: H01L21/8238 , H01L27/092 , H01L29/10 , H01L29/423
CPC分类号: H01L21/823807 , H01L21/823828 , H01L21/823857 , H01L27/092 , H01L29/1054 , H01L29/42356
摘要: 本发明涉及一种应变SiGe沟道的倒梯形栅CMOS集成器件及制备方法,该制备方法包括:选取GOI衬底;生长N型应变SiGe层和N型Si帽层;采用刻蚀工艺形成隔离沟槽以划分出NMOS有源区和PMOS有源区;采用离子注入工艺在NMOS有源区表面注入P型离子形成P阱;光刻形成NMOS栅极区图形,采用离子束刻蚀工艺形成第一双梯形凹槽,光刻形成PMOS栅极区图形,采用离子束刻蚀工艺形成第二双梯形凹槽;生长氧化层以形成NMOS栅介质材料和PMOS栅介质材料;刻蚀NMOS栅介质材料采用离子注入工艺形成NMOS源漏区,刻蚀PMOS栅介质材料并采用离子注入工艺形成PMOS源漏区;生长栅极材料形成NMOS栅极和PMOS栅极;(i)金属化处理,并光刻漏极引线、源极引线和栅极引线,最终形成应变SiGe沟道的倒梯形栅CMOS集成器件。
-
公开(公告)号:CN105206583A
公开(公告)日:2015-12-30
申请号:CN201510540303.7
申请日:2015-08-28
申请人: 西安电子科技大学
CPC分类号: H01L21/84 , H01L27/1203
摘要: 本发明涉及一种基于SOI的应变Si沟道倒梯形栅CMOS集成器件及制备方法,该制备方法包括:选取SOI衬底;生长P型SiGe层和N型应变Si层形成NMOS和PMOS有源区;采用刻蚀工艺形成隔离沟槽;在NMOS有源区表面采用离子注入工艺形成P型阱区;在NMOS有源区表面光刻形成NMOS栅极区图形,粒子束刻蚀工艺形成第一双梯形凹槽;在PMOS有源区表面光刻形成PMOS栅极区图形,粒子束刻蚀工艺形成第二双梯形凹槽;生长氧化层形成NMOS和PMOS栅介质材料;刻蚀PMOS栅介质材料并采用离子注入工艺形成PMOS源漏区,刻蚀NMOS栅介质材料并采用离子注入工艺形成NMOS源漏区;生长栅极材料形成NMOS栅极和PMOS栅极;金属化处理,并光刻漏极引线、源极引线和栅极引线,形成基于SOI的应变Si沟道倒梯形栅CMOS集成器件。
-
公开(公告)号:CN105140185A
公开(公告)日:2015-12-09
申请号:CN201510540862.8
申请日:2015-08-28
申请人: 西安电子科技大学
IPC分类号: H01L21/8238 , H01L27/092 , H01L29/423 , H01L29/84 , H01L29/167
CPC分类号: H01L21/82385 , H01L21/823807 , H01L29/167 , H01L29/4236 , H01L29/84
摘要: 本发明涉及一种基于GOI的应变SiGe沟道槽型栅CMOS集成器件的制备方法,该制备方法包括:选取GOI衬底;生长N型应变SiGe层,离子注入工艺进行N型掺杂;在N型应变SiGe层表面生长N型Si帽层,形成增强型NMOS有源区和耗尽型PMOS有源区;在其之间形成隔离沟槽;采用刻蚀工艺在NMOS栅极区表面形成双倒梯形凹槽;在NMOS有源区和耗尽型PMOS有源区表面生长氧化层,利用干法刻蚀工艺形成PMOS栅介质层;离子注入工艺形成PMOS源漏区;生长栅极材料形成PMOS栅极;生长栅极材料以形成NMOS栅极;金属化处理,并光刻漏极引线、源极引线和栅极引线,最终形成基于GOI的应变SiGe沟道槽型栅CMOS集成器件。
-
公开(公告)号:CN104966716A
公开(公告)日:2015-10-07
申请号:CN201510394327.6
申请日:2015-07-07
申请人: 西安电子科技大学
IPC分类号: H01L27/105 , H01L21/8238
CPC分类号: H01L27/1052 , H01L21/8238
摘要: 本发明涉及一种异沟道CMOS集成器件及其制备方法,该制备方法包括:选取SOI衬底;在SOI衬底上连续生长P型应变Ge层和P型应变Si层,以分别形成PMOS的沟道层和NMOS的沟道层;在P型应变Si层表面上采用刻蚀工艺形成隔离沟槽,以分离形成NMOS有源区和PMOS有源区;刻蚀PMOS有源区表面的应变硅层,并向PMOS有源区内注入N型离子;在PMOS有源区指定位置处注入P型离子形成PMOS源漏区,在NMOS有源区指定位置处注入N型离子形成NMOS源漏区;在PMOS有源区表面且异于源漏区位置处形成PMOS栅极;在NMOS有源区表面且异于源漏区位置处形成NMOS栅极;金属化处理,并光刻漏极引线、源极引线和栅极引线,最终形成异沟道CMOS集成器件。本发明实施例实现了高性能异沟道CMOS器件的制备。
-
公开(公告)号:CN105206584B
公开(公告)日:2018-09-14
申请号:CN201510540631.7
申请日:2015-08-28
申请人: 西安电子科技大学
摘要: 本发明涉及一种异质沟道槽型栅CMOS集成器件及其制备方法,该制备方法包括:选取SOI衬底;形成SiGe层;连续生长N型应变Ge层和N型应变Si层;采用刻蚀工艺形成隔离沟槽,形成NMOS有源区和PMOS有源区;刻蚀NMOS有源区表面的N型应变Si层,并注入N型离子以形成增强型NMOS有源区;在指定的栅极区表面采用刻蚀工艺形成双倒梯形凹槽;在表面生长氧化层,刻蚀部分区域的氧化层形成PMOS栅介质层;向PMOS有源区表面注入P型离子形成PMOS源漏区;在PMOS的栅介质层表面生长栅极材料形成PMOS栅极;在所述NMOS栅极区生长栅极材料形成NMOS栅极;金属化处理,并光刻漏极引线、源极引线和栅极引线,最终形成异质沟道槽型栅CMOS集成器件。
-
公开(公告)号:CN104966716B
公开(公告)日:2018-01-02
申请号:CN201510394327.6
申请日:2015-07-07
申请人: 西安电子科技大学
IPC分类号: H01L27/105 , H01L21/8238
摘要: 本发明涉及一种异沟道CMOS集成器件及其制备方法,该制备方法包括:选取SOI衬底;在SOI衬底上连续生长P型应变Ge层和P型应变Si层,以分别形成PMOS的沟道层和NMOS的沟道层;在P型应变Si层表面上采用刻蚀工艺形成隔离沟槽,以分离形成NMOS有源区和PMOS有源区;刻蚀PMOS有源区表面的应变硅层,并向PMOS有源区内注入N型离子;在PMOS有源区指定位置处注入P型离子形成PMOS源漏区,在NMOS有源区指定位置处注入N型离子形成NMOS源漏区;在PMOS有源区表面且异于源漏区位置处形成PMOS栅极;在NMOS有源区表面且异于源漏区位置处形成NMOS栅极;金属化处理,并光刻漏极引线、源极引线和栅极引线,最终形成异沟道CMOS集成器件。本发明实施例实现了高性能异沟道CMOS器件的制备。
-
公开(公告)号:CN105244320A
公开(公告)日:2016-01-13
申请号:CN201510540719.9
申请日:2015-08-28
申请人: 西安电子科技大学
IPC分类号: H01L21/8238 , H01L27/092 , H01L29/10 , H01L29/423
CPC分类号: H01L21/823807 , H01L21/823828 , H01L21/823857 , H01L27/092 , H01L29/1054 , H01L29/42356
摘要: 本发明涉及一种基于SOI的应变Ge CMOS集成器件及制备方法,该制备方法包括:选取SOI衬底;形成SiGe层,生长应变Ge层和Si帽层以形成NMOS和PMOS有源区;采用刻蚀工艺形成隔离沟槽;在NMOS有源区表面光刻形成NMOS栅极区图形,利用粒子束刻蚀工艺形成第一双梯形凹槽;在PMOS有源区表面光刻形成PMOS栅极区图形,利用粒子束刻蚀工艺形成第二双梯形凹槽;在NMOS和PMOS有源区表面分别形成栅介质材料;刻蚀PMOS有源区表面指定位置处的栅介质材料,并注入P型离子形成PMOS源漏区,刻蚀NMOS有源区表面指定位置处的栅介质材料,并注入N型离子形成NMOS源漏区;形成NMOS和PMOS栅极;金属化处理,并光刻漏极、源极和栅极引线,最终形成基于SOI的应变Ge沟道倒梯形栅CMOS集成器件。
-
公开(公告)号:CN105118809A
公开(公告)日:2015-12-02
申请号:CN201510540562.X
申请日:2015-08-28
申请人: 西安电子科技大学
IPC分类号: H01L21/84 , H01L27/12 , H01L29/165
CPC分类号: H01L21/84 , H01L27/1203 , H01L29/165
摘要: 本发明涉及一种应变Ge槽型栅CMOS集成器件制备方法及其CMOS集成器件,该制备方法包括:选取SOI衬底;生长SiGe层、应变Ge层及应变Si帽层;采用刻蚀工艺形成隔离沟槽;利用干法刻蚀工艺在NMOS有源区表面指定的NMOS栅极区域刻蚀形成两个倒梯形凹槽;在NMOS有源区和PMOS有源区表面生长氧化层,利用干法刻蚀工艺刻蚀PMOS有源区表面部分区域的氧化层,形成所述PMOS的栅介质层;采用离子注入工艺向PMOS有源区表面注入P型离子形成PMOS源漏区;在PMOS的栅介质层表面生长栅极材料形成PMOS栅极;在NMOS栅极区域生长栅极材料以形成NMOS栅极;金属化处理。本发明实施例采用各项异性的干法刻蚀刻蚀出两个倒梯型凹槽,并采用高功函数材料作为NMOS的栅极,实现了高性能的应变锗(Ge)CMOS器件。
-
-
-
-
-
-
-
-
-