-
公开(公告)号：CN120034143A
公开(公告)日：2025-05-23
申请号：CN202510109947.4
申请日：2025-01-23
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
Abstract: 本发明公开了一种基于翻转电压跟随器与交叉耦合结构的差分运算放大器电路，涉及放大器技术领域，包括：输入级，采用差分翻转电压跟随器，通过偏置电路提供恒定的偏置电流，用于对输入的差分信号进行处理；增益级，以操作方式耦合到输入级，增益级采用交叉耦合对管结构，通过负反馈机制提供负阻抗，结合正阻抗，以提高差分信号的输出阻抗；输出级，以操作方式耦合到所述输入级，输出级采用离散时间共模负反馈电路，在采样阶段，电容通过输入参考电平和偏置电压共同充电，在保持阶段，电荷转移至反馈路径，调节共模电压，以稳定和快速的方式输出放大后的差分信号。本发明能够提供一种高性能模拟电路。
-
公开(公告)号：CN119940430A
公开(公告)日：2025-05-06
申请号：CN202411927789.5
申请日：2024-12-25
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
Abstract: 本发明公开了一种Softmax层int8量化的硬件CORDIC加速系统及芯片，该系统包括多个e指数加速模块、第一加法器、除法器；e指数加速模块用于基于坐标旋转数字计算方法，将待运算的指数的e指数运算转换为双曲坐标系下的旋转和定向操作得到指数运算结果；第一加法器用于将所有指数运算结果相加得到指数运算结果之和，除法器用于将指数运算结果除以指数运算结果之和得到归一化输出结果。本发明通过CORDIC算法将e指数运算转换双曲坐标系下的旋转和定向操作，能够将指数运算转换为基本的加减和移位运算，逐渐逼近目标值得到指数运算结果，从而能够降低计算复杂度，减少电路中乘法器的使用进一步实现降低系统的面积开销的目的。
-
公开(公告)号：CN119813995A
公开(公告)日：2025-04-11
申请号：CN202411872196.3
申请日：2024-12-18
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
Abstract: 本发明公开了一种应用于BMS的抽取速率可配置数字滤波器，包括：抽取滤波器、补偿滤波器、半带滤波器和SPI配置接口电路；抽取滤波器、补偿滤波器和半带滤波器依次串联，SPI配置接口电路分别与抽取滤波器、补偿滤波器、半带滤波器的时钟控制端连接；抽取滤波器用于对输入信号进行倍数抽取，得到密度波；补偿滤波器用于采用与抽取滤波器相反的幅频特性对密度波进行补偿，得到补偿后的密度波；半带滤波器用于对补偿后的密度波进行降二倍频操作，得到数字信号；SPI配置接口电路用于根据输入的时钟输入信号SCLK和外部输入的控制指令，分别配置抽取滤波器、补偿滤波器、半带滤波器的抽取因子。本发明能够灵活适应不同应用场景的需求。
-
公开(公告)号：CN120070959A
公开(公告)日：2025-05-30
申请号：CN202510071361.3
申请日：2025-01-16
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: G06V10/764 , G06V10/82 , G06V10/94 , G06N3/0464 , G06N3/082
Abstract: 本发明公开了一种点云图像分类的轻量化和硬件加速方法，包括：去除用于点云图像分类的PointNet网络中的T‑Net网络后进行训练，再进行全整数量化和层融合处理，将得到的网络部署在边缘设备上；本发明利用PointNet剪裁、全整数量化、层融合处理，减小了参数量和计算量，设计了边缘设备的缓存结构实现硬件缓存计算，并设计了乘加器阵列的维度以实现并行化计算点卷积，减少了硬件逻辑设计和缓存容量；本发明对PointNet网络的轻量化处理涵盖了模型压缩、参数精简及计算优化等多个方面，能大幅削减模型所需计算量与存储容量，提升处理速度，降低功耗，可在资源受限硬件平台上准确、快速实现点云图像分类。
-
公开(公告)号：CN120068963A
公开(公告)日：2025-05-30
申请号：CN202510156234.3
申请日：2025-02-12
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: G06N3/063 , G06N3/08 , G06N3/0499 , G06F13/28
Abstract: 本发明提供了面向点云神经网络的异构硬件加速系统以及识别系统。异构硬件加速系统，包括：PS端、PL端以及DDR；PS端作为CPU通过ARM内核运行加速器的数据通路和控制通路；PL端设置有加速器，加速器用于对点云处理数据进行处理，得到点云计算结果；在本发明中，采用双缓冲与乒乓Buffer机制优化了数据传输流程，减少了高带宽、高性能存储的需求，从而降低了硬件资源的使用成本和平台功耗。而DDR作为大容量存储介质，进一步分担了点云数据的暂存压力，使加速器内存专注于高性能计算任务，实现了资源分配的高效利用。另外，由于本发明的PL端可以基于现有FPGA平台，实现算法逻辑的快速部署与迭代，大幅缩短了设计周期。
-
Patent Agency Ranking
公开(公告)号：CN117792400A
公开(公告)日：2024-03-29
申请号：CN202311688068.9
申请日：2023-12-07
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: H03M3/00
Abstract: 本发明公开了一种采用多位SAR量化的高精度Sigma Delta ADC，包括：环路滤波器用于利用若干积分器将模拟输入信号进行离散积分处理；4Bit SAR量化器用于对经放大系数处理后的所有离散积分结果进行量化处理得到4Bit数字码；改进型的4Bit DAC用于利用IDWA电路对4Bit数字码进行一阶噪声整形并消除高阶谐波，再将处理后的4Bit数字码进行数模转换得到模拟输出信号；环路滤波器还用于对模拟输出信号和模拟输入信号进行求差处理，在环路滤波器中将求差结果作为新的模拟输入信号，利用若干积分器将新的模拟输入信号进行离散积分处理。本发明可以应用于高集成度高可靠性要求的雷达芯片中。
-
公开(公告)号：CN117040484A
公开(公告)日：2023-11-10
申请号：CN202310930912.8
申请日：2023-07-25
Applicant: 西安电子科技大学芜湖研究院
IPC: H03H17/02
Abstract: 本发明公开了一种高精度的数字抽取滤波器，涉及数字滤波技术领域，解决了现有技术中滤波器的通带不够平坦，越接近通带边缘的滚降现象越严重，并且会出现输出信号在通带处产生严重失真，难以压低噪声能量的问题，该电路包括：调制器、抽取滤波器、补偿滤波器、半带滤波器依次串联，调制滤波器用于将输入的模拟信号处理至高频信号上，得到高频密度波；抽取滤波器用于将高频密度波进行倍数抽取，得到密度波；补偿滤波器用于设置一个与抽取滤波器的幅频特性相反的补偿滤波器，对密度波进行补偿，得到补偿后的密度波；半带滤波器用于对补偿后的密度波进行降二倍频操作，得到数字信号；实现了对硬件要求不高，且能够对失真进行补偿。
-
公开(公告)号：CN116706685A
公开(公告)日：2023-09-05
申请号：CN202310652986.X
申请日：2023-06-02
Applicant: 西安电子科技大学
Abstract: 本发明涉及一种基于SiN应力的阶梯状结构GeSn激光器及制备方法，激光器包括：衬底层；设置在衬底层上的缓冲层；设置在缓冲层上的N型Ge层；分别设置在N型Ge层两端的DBR反射镜和DBR反射镜；设置在N型Ge层上的阶梯状结构；设置在阶梯状结构上的P型Ge层；设置在P型Ge层内的P型重掺杂欧姆接触区；设置在阶梯状结构上和N型Ge层上的Si3N4应力层；设置在贯通Si3N4应力层的第一沟槽内和P型重掺杂欧姆接触区之上的电极；设置在金属电极之下且在N型Ge层内的N型重掺杂欧姆接触区。本发明能够有效提高Ge激光器的发光效率、降低Ge激光器的阈值电流密度，为高效的Ⅳ族材料集成光源提供了一种可行方案。
-
公开(公告)号：CN113937173B
公开(公告)日：2023-09-01
申请号：CN202111118658.9
申请日：2021-09-24
Applicant: 西安电子科技大学
IPC: H01L31/028 , H01L31/109 , H01L31/18
Abstract: 本发明提供的一种光栅耦合型Ge系近红外波导探测器及其制备方法，通过生长Si层和SiO2层，使得Si层与SiO2层构成布拉格反射镜结构提高耦合效率，在P型Si材料层刻蚀形成的聚焦型非均匀光栅结构，在P型Si材料层与GeSn合金材料之间生长一层较薄的掺杂浓度低于P型Si材料层Ge材料缓冲层，降低晶格失配的影响以及减少俄歇复合产生的光损耗，生成的本征Ge0.94Sn0.06材料层可以减少光吸收层的长度并且可以将光探测范围扩展到更长。因此本发明的光栅耦合型Ge系近红外波导探测器不仅可以解决传统探测器耦合效率低、光响应低等问题还可以满足近红外光谱探测，具有高速、高响应及易与硅基集成的特点，具有较高的光电转换效率和光稳定性。
-
公开(公告)号：CN112687689A
公开(公告)日：2021-04-20
申请号：CN202011435233.6
申请日：2020-12-10
Applicant: 西安电子科技大学
IPC: H01L27/092 , H01L29/10 , H01L29/423 , H01L29/49 , H01L29/78
Abstract: 本发明公开了一种FD CMOS结构及其制备方法，该FD CMOS结构包括nMOS和pMOS，所述nMOS包括由半导体衬底的顶层半导体形成的第一沟道区和设置在所述第一沟道区上的第一栅电极，所述pMOS包括由半导体衬底的顶层半导体形成的第二沟道区和设置在所述第二沟道区上的第二栅电极，且所述半导体衬底还包括埋氧化层，所述顶层半导体位于所述埋氧化层之上，其中，所述第一沟道区与所述第二沟道区由相同导电类型的顶层半导体材料形成；所述第一栅电极与所述第二栅电极由相同功函数的导电材料形成。本发明的FD CMOS减少了制备FD CMOS的工艺步骤，缩减了工艺过程，从而可以降低工艺难度和制备成本，由此还有益于提升FD CMOS及其集成电路的性能与可靠性。
-
-
-
-
-
-
-
-
-
Search Results
260
records
(took 0.029 seconds)
