-
公开(公告)号：CN116454138B
公开(公告)日：2023-09-08
申请号：CN202310708240.6
申请日：2023-06-15
Applicant: 西安电子科技大学 , 陕西半导体先导技术中心有限公司
IPC: H01L29/872 , H01L29/06 , H01L29/16 , H01L21/329
Abstract: 本发明涉及一种柱状P沟道的碳化硅浮动结二极管及制备方法，碳化硅浮动结二极管为圆柱型结构，包括：N型衬底、有源区N漂移区、终端区、若干P型浮动结、P型沟道区和若干P型重掺杂区，有源区N漂移区位于N型衬底上；终端区形成在有源区N漂移区中且环绕若干P型浮动结和若干P型重掺杂区；若干P型浮动结分布在有源区N漂移区的内部且具有相同的深度；P型沟道区连接若干P型浮动结，且从有源区N漂移区的内部延伸至有源区N漂移区的表面；若干P型重掺杂区分布在有源区N漂移区的表层，若干P型重掺杂区环绕P型沟道区的延伸部分。该二极管提高了浮动结碳化硅二极管的工作频率范围和终端区对边缘电场的屏蔽作用。
-
公开(公告)号：CN116581161A
公开(公告)日：2023-08-11
申请号：CN202310866242.8
申请日：2023-07-14
Applicant: 西安电子科技大学 , 陕西半导体先导技术中心有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及一种带有非连续型P+屏蔽层的SiC UMOSFET及其制备方法，UMOSFET包括：衬底层；N型漂移层，位于衬底层的上表面；P‑掺杂区位于N型漂移层的表层中；N+掺杂区位于P‑掺杂区的表层中；多边形环形沟槽，位于N+掺杂区的四周，深度大于N+掺杂区和P‑掺杂区的厚度之和；多个屏蔽层，分别位于多边形环形沟槽的每个拐角处；P+柱，位于N+掺杂区的中部，贯穿N+掺杂区和P‑掺杂区，并延伸至N型漂移层之中。本发明还提供一种带有非连续型P+屏蔽层的SiC UMOSFET的制备方法。本发明的UMOSFET在保护沟槽底部氧化层不被击穿的同时提高了器件的电流通路，并减小了导通电阻。
-
公开(公告)号：CN116404034A
公开(公告)日：2023-07-07
申请号：CN202310666001.9
申请日：2023-06-07
Applicant: 西安电子科技大学 , 陕西半导体先导技术中心有限公司
IPC: H01L29/06 , H01L29/872 , H01L21/329 , H01L29/78
Abstract: 本发明公开了一种配合浮动结引入片状P沟道的碳化硅功率器件，包括：N型碳化硅衬底、叠加于所述N型碳化硅衬底之上的N‑外延层，以及通过对所述N‑外延层的表面进行P型掺杂形成的P型掺杂区；其中，所述P型掺杂区下方的N‑外延层形成所述碳化硅功率器件的有源漂移区；所述有源漂移区中设有多个浮动结，每个浮动结均通过片状P沟道连接所述有源漂移区上方的P型掺杂区；所述浮动结和所述片状P沟道均是在外延生长所述N‑外延层的过程中，对生长中的N‑外延层进行多次离子注入形成的。本发明提高了碳化硅浮动结功率器件的开关特性，解决了碳化硅浮动结功率器件难以应用于高频场景的问题。
-
公开(公告)号：CN114937698A
公开(公告)日：2022-08-23
申请号：CN202210587495.7
申请日：2022-05-25
Applicant: 西安电子科技大学
IPC: H01L29/778 , H01L29/872 , H01L21/335
Abstract: 本发明公开了一种复合漏极功率晶体管及其制作方法，主要解决传统器件开启压降高，双向阻断能力有限的问题，其包括：衬底、过渡层、势垒层、钝化层，钝化层左、右侧分别为源极和欧姆电极，欧姆电极左侧从右至左依次为M个阳极块、N个肖特基电极、K个P型阵列块，欧姆电极、P型阵列块、肖特基电极和阳极块上侧为互连金属，源极与P型阵列块之间的钝化层内开有窗口，其内部依次设有P型块、i‑GaN块、栅极，该源极、栅极与欧姆电极、肖特基电极和阳极块构成HEMT结构，该肖特基电极和阳极块与其接触的势垒层和钝化层形成二极管结构。本发明降低了开启压降和反向泄露电流，提高了双向阻断能力，可用于电力电子系统。
-
公开(公告)号：CN110164983A
公开(公告)日：2019-08-23
申请号：CN201910459859.1
申请日：2019-05-29
Applicant: 西安电子科技大学
IPC: H01L29/872
Abstract: 本发明公开了一种从中心到边缘肖特基接触逐渐增大的结型势垒肖特基二极管，包括：N-外延层、若干P型离子注入区和第一金属层，其中，若干P型离子注入区设置于N-外延层内表面，且每个P型离子注入区表面的中心位置均设置有一沟槽，第一金属层设置于N-外延层上、且覆盖P型离子注入区，相邻两个P型离子注入区之间的N-外延层与第一金属层形成第一肖特基接触区，第一肖特基接触区的面积从结型势垒肖特基二极管的中心至边缘逐渐增大。本发明的第一肖特基接触区的面积从结型势垒肖特基二极管的中心至边缘逐渐增大，保证反向漏电流和正向导通电阻没有退化，减小了器件中心与边缘的温度差，有效抑制了局部电迁移现象的发生，从而提高了器件的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN110164982A
公开(公告)日：2019-08-23
申请号：CN201910459154.X
申请日：2019-05-29
Applicant: 西安电子科技大学
IPC: H01L29/872 , H01L29/06 , H01L29/417
Abstract: 本发明公开了一种结型势垒肖特基二极管，包括N-外延层；P型离子注入区，位述N-外延层中，P型离子注入区的深度从结型势垒肖特基二极管的边缘至中心逐渐减小；第一金属层，位于N-外延层的上表面，且每个P型离子注入区与第一金属层的交界面形成一个第一肖特基接触区，相邻若干P型离子注入区之间的N-外延层与第一金属层的交界面形成第二肖特基接触区，第二肖特基接触区的肖特基接触面积从结型势垒肖特基二极管的边缘至中心逐渐减小。本发明的结型势垒肖特基二极管可以减小漏电流，减小结型势垒肖特基二极管的温度差，有效抑制了局部电迁移现象的发生，提高了结型势垒肖特基二极管的可靠性。
-
公开(公告)号：CN116504816B
公开(公告)日：2023-09-15
申请号：CN202310784232.X
申请日：2023-06-29
Applicant: 西安电子科技大学 , 陕西半导体先导技术中心有限公司
IPC: H01L29/06 , H01L29/861 , H01L21/329
Abstract: 本发明涉及一种横向结构的超级结二极管及制备方法，二极管包括：N+型衬底、N型外延层、高斯掺杂N区、至少两个有源区N柱、至少一个有源区P柱、N+区、阳极和阴极；N型外延层位于N+型衬底的表面；高斯掺杂N区位于N型外延层的表层中；至少两个有源区N柱与至少一个有源区P柱交替层叠在N型外延层的表面，且有源区N柱覆盖高斯掺杂N区的一部分表面，至少两个有源区N柱与至少一个有源区P柱形成超级结结构；N+区位于N型外延层的表面，且侧面与超级结结构的侧面相接触，N+区与高斯掺杂N区相距预设距离；阳极覆盖高斯掺杂N区的另一部分表面和超级结结构侧面；阴极位于N+区的表面。本发明减少了工艺难度，提升了电学特性。
-
公开(公告)号：CN116454138A
公开(公告)日：2023-07-18
申请号：CN202310708240.6
申请日：2023-06-15
Applicant: 西安电子科技大学 , 陕西半导体先导技术中心有限公司
IPC: H01L29/872 , H01L29/06 , H01L29/16 , H01L21/329
Abstract: 本发明涉及一种柱状P沟道的碳化硅浮动结二极管及制备方法，碳化硅浮动结二极管为圆柱型结构，包括：N型衬底、有源区N漂移区、终端区、若干P型浮动结、P型沟道区和若干P型重掺杂区，有源区N漂移区位于N型衬底上；终端区形成在有源区N漂移区中且环绕若干P型浮动结和若干P型重掺杂区；若干P型浮动结分布在有源区N漂移区的内部且具有相同的深度；P型沟道区连接若干P型浮动结，且从有源区N漂移区的内部延伸至有源区N漂移区的表面；若干P型重掺杂区分布在有源区N漂移区的表层，若干P型重掺杂区环绕P型沟道区的延伸部分。该二极管提高了浮动结碳化硅二极管的工作频率范围和终端区对边缘电场的屏蔽作用。
-
公开(公告)号：CN110212023B
公开(公告)日：2020-10-09
申请号：CN201910459143.1
申请日：2019-05-29
Applicant: 西安电子科技大学
IPC: H01L29/06 , H01L29/47 , H01L29/872
Abstract: 本发明公开了一种能够减小反向漏电流的结型势垒肖特基二极管，包括N+衬底层；N‑外延层；若干P型离子注入区，每个P型离子注入区表面的中心位置均设置有一沟槽，且沟槽的深度从结型势垒肖特基二极管的中心至边缘逐渐增大；两个二氧化硅隔离层；第一金属层，相邻两个P型离子注入区之间的N‑外延层与第一金属层形成第一肖特基接触区，且第一肖特基接触区的面积从结型势垒肖特基二极管的中心至边缘逐渐增大；第二金属层。本发明的结型势垒肖特基二极管能够保证反向漏电流和正向导通电阻没有退化的前提下，减小结型势垒肖特基二极管中心与边缘的温度差，有效抑制了局部电迁移现象的发生，且减小了结型势垒肖特基二极管的反向漏电流。
-
公开(公告)号：CN116487445B
公开(公告)日：2023-09-29
申请号：CN202310722849.9
申请日：2023-06-19
Applicant: 西安电子科技大学 , 陕西半导体先导技术中心有限公司
IPC: H01L29/872 , H01L29/06 , H01L21/329
Abstract: 本发明公开了一种用N‑区包围P+渐变环的碳化硅功率器件，包括：由下至上依次设置的欧姆接触阴极、N+衬底层、N型外延区、N‑区以及位于N‑区上的终端区氧化物层和肖特基接触阳极；N‑区内具有多个有源区P+掺杂区域和多个终端区P+掺杂区域；有源区P+掺杂区域和终端区P+掺杂区域的掺杂离子浓度均呈高斯分布；N‑区的掺杂浓度小于N型外延区的掺杂浓度。本发明还提供一种用N‑区包围P+渐变环的碳化硅功率器件的制备方法。本发明采用浓度梯度较小的渐变的有源区P+掺杂区域和终端区P+掺杂区域，并形成一个包围有源区和终端区且比外延层掺杂浓度更低的N‑区，可以有效降低器件表面注入结处的峰值电场，从而提高反向大电流的雪崩应力。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.025 seconds)
