存储器阵列及用于形成存储器阵列的方法

    公开(公告)号:CN117730633A

    公开(公告)日:2024-03-19

    申请号:CN202280052905.6

    申请日:2022-07-08

    Abstract: 一种用于形成存储器阵列的方法包括形成包括竖直交替的绝缘层级及导电层级的堆叠。存储器单元串的沟道材料串延伸穿过所述绝缘层级及所述导电层级。导电通孔形成在个别所述沟道材料串上方且个别电耦合到个别所述沟道材料串。绝缘材料横向地在紧邻的所述导电通孔之间。至少一些所述绝缘材料被竖直移除,以形成周向围绕多个所述导电通孔的向上打开的空隙空间。绝缘材料横向形成在所述紧邻的导电通孔之间,以从所述向上打开的空隙空间形成覆盖的空隙空间。数字线形成在其下方的多个个别所述导电通孔上方且个别电耦合到多个个别所述导电通孔。公开包含独立于方法的结构的其它实施例。

    集成组合件和形成集成组合件的方法

    公开(公告)号:CN114792690A

    公开(公告)日:2022-07-26

    申请号:CN202210069656.3

    申请日:2022-01-21

    Abstract: 本申请案涉及集成组合件和形成集成组合件的方法。一些实施例包含一种集成组合件,其具有竖直延伸穿过交替的导电层级和绝缘层级的堆叠的沟道材料柱。所述沟道材料柱包含第一半导体材料。第二半导体材料直接抵靠所述沟道材料柱的上部区。所述第二半导体材料具有比所述第一半导体材料更高的掺杂剂浓度且沿着突变界面区接合到所述第一半导体材料,使得极少或不存在掺杂剂从所述第二半导体材料到所述第一半导体材料中的混合。一些实施例包含形成集成组合件的方法。

    包含体育场结构的微电子装置以及相关存储器装置和电子系统

    公开(公告)号:CN117641929A

    公开(公告)日:2024-03-01

    申请号:CN202311069638.6

    申请日:2023-08-23

    Abstract: 本申请案涉及包含体育场结构的微电子装置以及相关存储器装置和电子系统。微电子装置包含:堆叠结构,其具有各自包含竖直相邻于绝缘材料的导电材料的层;以及导电接触结构。所述堆叠结构划分成在第一方向上平行地水平延伸且在正交于所述第一方向的第二方向上通过绝缘狭槽结构彼此分离的块。所述块中的至少一个包含:下部体育场结构,其具有包含所述层中的一些的边缘的梯级;以及上部体育场结构,其竖直上覆于所述下部体育场结构,且具有包含竖直上覆于所述层中的所述一些的所述层中的其它一些的边缘的额外梯级。所述额外梯级具有在所述第一方向上比所述梯级更大的阶面宽度。导电接触结构与所述块中的所述至少一个的所述上部体育场结构的所述额外梯级接触。

    微电子装置形成方法及相关微电子装置、存储器装置和电子系统

    公开(公告)号:CN115117086A

    公开(公告)日:2022-09-27

    申请号:CN202210263245.8

    申请日:2022-03-16

    Abstract: 本申请涉及微电子装置形成方法及相关微电子装置、存储器装置和电子系统。微电子装置形成方法包含:形成包括绝缘结构和其它绝缘结构的交替层级的第一堆叠结构;穿过所述第一堆叠结构形成存储器单元串;在所述第一堆叠结构上方形成第二堆叠结构;至少部分地基于所述第一堆叠结构内观察到的导柱弯曲量,形成特定于所述观察到的导柱弯曲量的第一定制标线;使用所述第一定制标线形成延伸穿过所述第二堆叠结构且在所述存储器单元串中的一些上方的开口,其中在所述存储器单元串上方的所述开口的中心在所述观察到的导柱弯曲的方向上与所述存储器单元串的最上部表面的所述中心至少大体上对准;以及形成延伸穿过所述第二堆叠结构且在所述存储器单元串中的一些上方的上部导柱。

    超级电容器及含有超级电容器的集成组合件

    公开(公告)号:CN114974906A

    公开(公告)日:2022-08-30

    申请号:CN202111269689.4

    申请日:2021-10-29

    Abstract: 本申请案涉及超级电容器及含有超级电容器的集成组合件。一些实施例包含具有由半导体衬底支撑的超级电容器的集成组合件。超级电容器包含第一及第二电极基座。第一电极基座包含第一侧向突出区域,且第二电极基座包含与第一侧向突出区域交叉的第二侧向突出区域。第一侧向突出区域与第二侧向突出区域之间的距离小于或等于约500nm。碳纳米管从所述第一及第二电极基座向上延伸。所述碳纳米管经配置为与所述第一电极基座相关联的第一隔膜结构及与所述第二电极基座相关联的第二隔膜结构。赝电容材料分散遍及所述第一隔膜结构及所述第二隔膜结构。电解质材料在所述第一隔膜结构及所述第二隔膜结构之内且在其之间。一些实施例包含形成集成组合件的方法。

    形成微电子装置的方法和相关微电子装置、存储器装置和电子系统

    公开(公告)号:CN114823496A

    公开(公告)日:2022-07-29

    申请号:CN202210094004.5

    申请日:2022-01-26

    Abstract: 本申请涉及形成微电子装置的方法,和相关微电子装置、存储器装置和电子系统。所述形成微电子装置的方法包括形成包括布置成层次的竖直交替的绝缘结构和导电结构的堆叠结构。所述层次中的每一个个别地包括所述绝缘结构中的一个和所述导电结构中的一个。牺牲材料形成于所述堆叠结构之上且柱结构形成为竖直延伸穿过所述堆叠结构和所述牺牲材料。所述方法包括:在所述柱结构的上部部分内形成导电插塞结构;形成竖直延伸穿过所述堆叠结构和所述牺牲材料的狭槽;至少部分地去除所述牺牲材料以形成水平插入在所述导电插塞结构之间的开口;和在所述开口内形成低K介电材料。

    形成微电子装置的方法以及相关微电子装置、存储器装置和电子系统

    公开(公告)号:CN114551462A

    公开(公告)日:2022-05-27

    申请号:CN202111341532.8

    申请日:2021-11-12

    Inventor: S·古普塔

    Abstract: 本申请涉及用于形成微电子装置的方法,以及相关的微电子装置、存储器装置和电子系统。微电子装置包括柱结构(包括半导体材料)、与所述柱结构的上部物理接触的接触结构,以及在所述接触结构上方并与所述接触结构物理接触的导电结构。所述导电结构的每一个包括具有第一水平宽度的下部、垂直覆盖所述下部并具有大于所述第一水平宽度的第二水平宽度的上部,以及垂直插入所述下部与所述上部之间并具有弧形水平边界的附加部,所述弧形水平边界界定从接近所述下部的所述第一水平宽度变化到接近所述上部的相对较大水平宽度的附加水平宽度。还描述了存储器装置、电子系统和形成微电子装置的方法。

Patent Agency Ranking