-
公开(公告)号：CN113013165A
公开(公告)日：2021-06-22
申请号：CN202011211016.9
申请日：2020-11-03
Applicant: 美光科技公司
IPC: H01L27/108 , H01L21/8242
Abstract: 本申请案涉及半导体结构形成。实例设备包含形成衬底材料的工作表面。所述实例设备包含形成于所述衬底材料的所述工作表面上的两个半导体结构之间的沟槽。所述实例设备进一步包含形成于与分离第一源极/漏极区域与第二源极/漏极区域的沟道区域对置的所述半导体结构的相邻侧壁上的存取线。所述实例设备进一步包含形成于所述半导体结构的所述侧壁的一部分之上的时控形成抑制剂材料。所述实例设备进一步包含形成于所述半导体结构之上以围封所述存取线之间的非实心空间的电介质材料。
-
公开(公告)号：CN110387535A
公开(公告)日：2019-10-29
申请号：CN201910313620.3
申请日：2019-04-18
Applicant: 美光科技公司
IPC: C23C16/34 , C23C16/44 , H01L21/28 , H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11582
Abstract: 本发明涉及一种可编程电荷存储晶体管、存储器单元和形成绝缘体材料的方法。一种形成Si3Nx的方法，其中“x”小于4且至少为3，所述方法包括将包括Si的前体分子分解为彼此不同的至少两个分解物质，所述至少两个不同分解物质中的至少一个包括Si。使外部衬底表面与所述至少两个分解物质接触。包括Si的所述分解物质中的至少一个附着到所述外部衬底表面以包括附着物质。使所述附着物质与包括N的前体接触，所述包括N的前体与所述附着物质反应以形成包括Si3Nx的反应产物，其中“x”小于4且至少为3。公开其它实施例，其包含根据本发明的方法实施例制造的构造和独立于制造方法的构造。
-
公开(公告)号：CN114270530A
公开(公告)日：2022-04-01
申请号：CN202080055910.3
申请日：2020-08-06
Applicant: 美光科技公司
IPC: H01L29/10 , H01L29/08 , H01L29/423 , H01L29/78 , H01L21/336 , H01L21/324
Abstract: 本发明公开一种晶体管，其包括顶部源极/漏极区域、底部源极/漏极区域、垂直位于所述顶部源极/漏极区域与所述底部源极/漏极区域之间的沟道区域，及以操作方式横向邻近所述沟道区域的栅极。所述沟道区域是结晶的且包括多个垂直伸长晶粒，所述垂直伸长晶粒个别地直接抵靠所述顶部源极/漏极区域及所述底部源极/漏极区域中的两个。本发明公开其它实施例，包含方法。
-
公开(公告)号：CN114256335A
公开(公告)日：2022-03-29
申请号：CN202111090814.5
申请日：2021-09-17
Applicant: 美光科技公司
Inventor： 刘鸿威 , V·N·安东诺夫 , A·A·恰范 , D·F·范 , J·B·赫尔 , A·A·卡恩德卡尔 , M·R·拉斯卡尔 , A·廖 , X-F·林 , M·纳哈尔 , I·V·瓦西里耶沃
IPC: H01L29/10 , H01L29/78 , H01L21/8238 , H01L27/092 , H01L27/11507 , H01L27/11509 , H01L27/1159
Abstract: 本申请案的实施例涉及一种垂直晶体管、集成电路，以及形成垂直晶体管及集成电路的方法。一种形成垂直晶体管的方法，所述垂直晶体管包括顶部源极/漏极区、底部源极/漏极区、垂直地位于所述顶部与底部源极/漏极区之间的沟道区，以及可操作地横向邻近所述沟道区的栅极，所述方法包括在多个时间间隔的微波退火步骤中，使至少所述沟道区微波退火。所述多个时间间隔的微波退火步骤使所述沟道区中的元素形式H的平均浓度从其在所述多个时间间隔的微波退火步骤开始之前的情况降低。元素形式H的所述降低的平均浓度为0.005到小于1原子百分比。本发明揭示结构实施例。
-
Patent Agency Ranking
公开(公告)号：CN114628519A
公开(公告)日：2022-06-14
申请号：CN202111029910.9
申请日：2021-09-03
Applicant: 美光科技公司
Abstract: 一种竖直晶体管包括顶部源极/漏极区、底部源极/漏极区、竖直位于所述顶部与底部源极/漏极区之间的沟道区及可操作地横向邻近所述沟道区的栅极。所述顶部源极/漏极区与所述沟道区具有顶部界面，且所述底部源极/漏极区与所述沟道区具有底部界面。所述沟道区是结晶的，且其晶粒具有小于20纳米的平均晶粒度。所述顶部界面处或所述底部界面处的所述沟道区具有比竖直位于所述顶部及底部界面处的所述晶粒之间的所述沟道区中的所述晶粒的体积大的水平织构。公开其它实施例及方面。
-
公开(公告)号：CN114256247A
公开(公告)日：2022-03-29
申请号：CN202111084908.1
申请日：2021-09-16
Applicant: 美光科技公司
IPC: H01L27/11509 , H01L21/3105 , H01L29/06 , H01L21/336
Abstract: 本申请案涉及集成电路，用于制造垂直晶体管的方法，和用于制造集成电路的方法。集成电路包括电子组件。绝缘二氧化硅邻近所述电子组件。所述绝缘二氧化硅具有(a)和(b)中的至少一者，其中：(a)：0.002到0.5原子百分比的元素形式H的平均浓度；和(b)：0.005到0.3原子百分比的元素形式N的平均浓度。本发明揭示包含方法的其它实施例。
-
公开(公告)号：CN114207841A
公开(公告)日：2022-03-18
申请号：CN202080056191.7
申请日：2020-07-27
Applicant: 美光科技公司
IPC: H01L29/792 , H01L29/10 , H01L21/336
Abstract: 晶体管包括顶部源极/漏极区、底部源极/漏极区、竖直地处于所述顶部及底部源极/漏极区之间的沟道区，及以操作方式横向邻近于所述沟道区的栅极。所述顶部源极/漏极区、所述底部源极/漏极区及所述沟道区中的至少一个是结晶的。所述顶部源极/漏极区、所述底部源极/漏极区及所述沟道区中的所述至少一个内的所有晶粒具有彼此相差在0.064pm3内的平均晶体尺寸。公开包含方法的其它实施例。
-
公开(公告)号：CN115911048A
公开(公告)日：2023-04-04
申请号：CN202210925717.1
申请日：2022-08-03
Applicant: 美光科技公司
IPC: H01L27/105 , H01L21/28 , H01L29/41
Abstract: 本申请涉及单晶半导体结构的裸片上形成。在一些实例中，半导体材料层可沉积在存储器单元的一或多个叠组上方并且被划分成一组贴片。可基于几乎或部分地熔化所述半导体材料而形成每个贴片的相应结晶布置，使得成核位点保持在所述半导体材料中，相应结晶布置可从所述成核位点生长。晶体管的沟道部分可至少部分地通过掺杂所述半导体材料的所述结晶布置的区来形成。因此，所述存储器单元的操作可由下部电路系统(例如，至少部分地由结晶半导体衬底的掺杂部分形成)和上部电路系统(例如，至少部分地由半导体的沉积在所述存储器单元上方并且以原位结晶布置形成的掺杂部分形成)支持。
-
公开(公告)号：CN110387535B
公开(公告)日：2021-08-24
申请号：CN201910313620.3
申请日：2019-04-18
Applicant: 美光科技公司
IPC: C23C16/34 , C23C16/44 , H01L21/28 , H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11582
Abstract: 本发明涉及一种可编程电荷存储晶体管、存储器单元和形成绝缘体材料的方法。一种形成Si3Nx的方法，其中“x”小于4且至少为3，所述方法包括将包括Si的前体分子分解为彼此不同的至少两个分解物质，所述至少两个不同分解物质中的至少一个包括Si。使外部衬底表面与所述至少两个分解物质接触。包括Si的所述分解物质中的至少一个附着到所述外部衬底表面以包括附着物质。使所述附着物质与包括N的前体接触，所述包括N的前体与所述附着物质反应以形成包括Si3Nx的反应产物，其中“x”小于4且至少为3。公开其它实施例，其包含根据本发明的方法实施例制造的构造和独立于制造方法的构造。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.023 seconds)
