-
公开(公告)号：CN119730271A
公开(公告)日：2025-03-28
申请号：CN202411931581.0
申请日：2024-12-26
Applicant: 电子科技大学重庆微电子产业技术研究院 , 华润微电子(重庆)有限公司
Abstract: 本发明涉及功率半导体技术，具体涉及一种载流子存储型槽栅场截止半超结IGBT器件及其制备方法，包括正面阴极栅控MOS结构，由导电区、绝缘层、导电层、第一类型掺杂导电区域、第二类型重掺杂导电区、第一类型重掺杂导电区组成；中间区域漂移区结构，由掺杂导电区、第一类型导电区、第二类型导电区、单一杂质漂移区组成；背面阳极场截止结构，由第二类型导电层、第一类型导电层、背面导电层组成；本发明通过在传统槽栅场截止半超结IGBT的基础上引入载流子存储结构，增强了传统半超结IGBT的电导调制水平，优化了器件的折中关系。
-
公开(公告)号：CN119835951A
公开(公告)日：2025-04-15
申请号：CN202411981610.4
申请日：2024-12-31
Applicant: 电子科技大学重庆微电子产业技术研究院 , 华润微电子(重庆)有限公司
Abstract: 本发明涉及功率半导体技术，具体涉及一种阳极具有深缓变掺杂场截止层的半超结IGBT及其制备方法，IGBT包括正面阴极栅控MOS结构、中间区域半超结漂移区结构和背面阳极缓变掺杂场截止层；背面阳极缓变掺杂场截止层从上到下依次包括第二类型导电层、第一类型导电层、背面导电层，其中第二类型导电层与第一类型导电层掺杂类型不同，所述第二类型导电层的掺杂浓度从阳极表面向体内缓慢降低，且掺杂深度在10μm～30μm之间、掺杂浓度峰值在1e15cm‑3量级。本发明通过在传统载流子存储半超结IGBT的基础上在阳极引入缓变掺杂的场截止层，减缓了半超结IGBT的关断电压过冲。
-
公开(公告)号：CN120033813A
公开(公告)日：2025-05-23
申请号：CN202510284002.6
申请日：2025-03-11
Applicant: 重庆邮电大学 , 电子科技大学重庆微电子产业技术研究院
Abstract: 本发明公开了电池组的主动均衡拓扑结构和方法，该拓扑结构包括：双向开关管矩阵、2个电容电感充放电电路和双向DC‑DC变换器，在串联电池组两侧分别设置双向开关管矩阵，串联电池组中的每个单体电池两侧均设置一个双向开关管，每个单体电池通过两侧的双向开关管分别与电容电感充放电电路连接，串联电池组两侧的电容电感充放电电路之间通过双向DC‑DC变换器连接；电容电感充放电电路的具体结构包括：一个电感和一个电容串联后与一个续流二极管并联；电容电感充放电电路的一端连接双向开关管矩阵，其另一端连接双向DC‑DC变换器，实现对电池单体充放电；双向DC‑DC变换器包括变压器，在变压器两侧分别对称设置1个双向MOSFET功率开关管和整流二极管；实现控制电流流向和电压转换。
-
公开(公告)号：CN119834614A
公开(公告)日：2025-04-15
申请号：CN202510020936.9
申请日：2025-01-07
Applicant: 重庆邮电大学 , 电子科技大学重庆微电子产业技术研究院
Abstract: 本发明属于模拟集成电路技术领域，具体涉及一种平滑切换的环路选择器，包括偏置电路、并联的四个环路比较器以及电压反馈电路，其中电流偏置电路用于为后级电路提供偏置电压，电压反馈电路用于根据并联的四个环路比较器输出的信号产生基准电压，并联的四个环路比较器用于与电压反馈电路结合产生复合反馈电压，产生基准电压和复合反馈电压用于送入到误差放大器中控制环路。本发明提出的环路选择电路采用了补偿网络复用策略，通过单个Type‑Ⅱ补偿网络实现四个环路的稳定，减少75％的补偿网络版图面积；另外通过引入多环路复合反馈设计，实现了环路了切换的平滑性。
-
公开(公告)号：CN120017068A
公开(公告)日：2025-05-16
申请号：CN202510086336.2
申请日：2025-01-20
Applicant: 重庆邮电大学 , 电子科技大学重庆微电子产业技术研究院
IPC: H03M5/04 , H03K19/0175 , H03K19/20
Abstract: 本发明涉及模拟集成电路技术领域，特别涉及一种磁隔离编解码电路，包括发射端电路、隔离变压器和接收端电路，发射端电路包括逻辑控制电路、振荡器、脉冲产生电路、驱动电路，接收端电路包括脉冲滤除电路、带隙基准电路、比较器电路、反相器和D触发器；本发明通过加入幅度变化，使高脉冲信号进一步上拉，低脉冲信号接地下拉，再将共模信号滤除，并额外再加入刷新脉冲帮助实时监控信号，极大提升了信号传输的抗干扰度和可靠性，有效保护了功率开关器件。
-
Patent Agency Ranking
公开(公告)号：CN120017019A
公开(公告)日：2025-05-16
申请号：CN202510092525.0
申请日：2025-01-21
Applicant: 重庆邮电大学 , 电子科技大学重庆微电子产业技术研究院
IPC: H03K5/04 , H03K5/1252 , H03K5/24 , H03K3/356
Abstract: 本发明属于模拟集成电路技术领域，涉及一种RST/EN电路，包括：迟滞比较器和脉冲宽度检测电路；迟滞比较器的输入端接RST/EN信号、输出端接脉冲宽度检测电路的输入端，脉冲宽度检测电路的输出端输出RST/EN_OUT信号；其中，RST/EN为复位/使能，RST/EN_OUT为复位/使能输出；本发明的迟滞比较器抗干扰能力强，脉冲宽度检测电路可以滤除毛刺，结合迟滞比较器和脉冲宽度检测电路，使得RST/EN电路输出的RST/EN_OUT信号的完整性好、质量高，避免由于噪声或失真导致的误差，从而能够有效提高驱动芯片的抗噪能力和减少外部干扰的影响，从而增强驱动芯片在复杂环境中的稳定性。
-
公开(公告)号：CN118248768A
公开(公告)日：2024-06-25
申请号：CN202410365861.3
申请日：2024-03-28
Applicant: 电子科技大学重庆微电子产业技术研究院
IPC: H01L31/113 , H01L31/032 , H01L31/0376 , H01L31/20
Abstract: 本发明属于半导体光电探测器领域，涉及高灵敏全日盲非晶氧化铟镓基光电晶体管及其制备方法，包括：栅极、栅介质层、晶体管有源层、源极以及漏极，晶体管有源层为非晶氧化铟镓薄膜，非晶氧化铟镓薄膜的禁带宽度大于等于4.43eV，吸收带边小于等于280nm；非晶氧化铟镓薄膜的生长气氛和退火气氛均为贫氧气氛；本发明通过控制非晶氧化铟镓薄膜生长时的溅射参数，进而控制In掺入的剂量，保证了非晶氧化铟镓薄膜的日盲紫外响应特性；本发明采用贫氧气氛作为氧化铟镓薄膜生长和热退火处理时的环境气氛，使薄膜内部的氧空位含量大幅增加，进而产生光电导增益并强化了薄膜中载流子的渗流传导，使晶体管具备较高的迁移率和优异的探测灵敏度。
-
公开(公告)号：CN118157622A
公开(公告)日：2024-06-07
申请号：CN202410366776.9
申请日：2024-03-28
Applicant: 重庆邮电大学 , 电子科技大学重庆微电子产业技术研究院
Abstract: 本发明属于半导体器件领域，具体涉及一种嵌入式的声表面波谐振器；该谐振器包括：衬底、压电材料、第一叉指电极、第二叉指电极和声反射器；压电材料设置在衬底上，第一叉指电极、第二叉指电极和声反射器设置在压电材料表面或部分嵌入压电材料中，声反射器均设置在压电材料上；压电材料上表面为一斜坡；本发明可提升声表面波谐振器的功率耐受程度，降低叉指电极带来的质量负载效应程度，同时能一定程度提升机电耦合系数、品质因数，具有良好的应用前景。
-
公开(公告)号：CN118132982A
公开(公告)日：2024-06-04
申请号：CN202410192133.7
申请日：2024-02-21
Applicant: 重庆邮电大学 , 电子科技大学重庆微电子产业技术研究院
IPC: G06F18/213 , G06F30/20 , G06F17/15
Abstract: 本发明涉及半导体器件领域，尤其涉及一种基于多项式拟合的声表面波谐振器COM参数提取方法，包括采用实测拟合法提取多组COM参数，对每一组COM参数及其对应的谐振频率进行中心化和缩放，得到中心化缩放COM参数和中心化缩放谐振频率；定义9阶多项式模型组，并采用加权残差优化方法处理得到最优9阶多项式模型组；将目标谐振频率进行中心化和缩放后输入最优9阶多项式模型组，得到目标中心化缩放COM参数；将目标中心化缩放COM参数还原后代入COM模型得到目标谐振器的电声特性曲线；本发明能够实现声表面波谐振器的快速、精确模拟。
-
公开(公告)号：CN119945446A
公开(公告)日：2025-05-06
申请号：CN202510014345.0
申请日：2025-01-06
Applicant: 重庆邮电大学 , 电子科技大学重庆微电子产业技术研究院
IPC: H03M1/38
Abstract: 本发明属于模拟集成电路技术领域，具体涉及一种用于逐次逼近型ADC的比较器电路，包括：预放大器级电路和锁存器级电路；预放大器级电路为交叉耦合运放，锁存器级电路为strong‑arm型latch比较器；时钟信号CLK分别输入到交叉耦合运放和latch比较器的电源端；交叉耦合运放的正输入端接入VIP信号，交叉耦合运放的负输入端接入VIN信号，交叉耦合运放的负输出端连接atch比较器的负输入端，交叉耦合运放的正输出端连接latch比较器的正输入端；本发明的电路结构中采用两级结构，第一级运放易于处理低电压的特点和第二级latch易于处理高电压的特点相结合，有效提升了比较器电压比较速度。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.075 seconds)
