一种基于资源复用的卷积神经网络FPGA加速器实现方法

    公开(公告)号:CN116542295B

    公开(公告)日:2025-05-27

    申请号:CN202310414320.0

    申请日:2023-04-18

    Abstract: 本发明涉及一种基于资源复用的卷积神经网络FPGA加速器实现方法,本发明用于解决在FPGA计算资源有限的情况下,不能完成大规模神经网络的加速器设计问题,在兼顾数据处理速度的同时,大量减少了计算资源的占用,首先对二维数据输入数据进行一维存储,并将其存放进FPGA片上存储器,其次,根据卷积层通道数和参数量将卷积层划分为两类,分别进行了组合型并行设计和全并行设计,在保证数据处理速度的同时,减少计算资源的占用;针对组合型并行设计的卷积层,设计了中间数据存储;对激活函数和池化层进行了设计,对全连接层进行了复用设计,减少了额外的时钟产生,在占用少量的资源的情况下,加速了网络的计算速度。

    一种分步多位量化的8位ADC电路
    2.
    发明公开

    公开(公告)号:CN119966413A

    公开(公告)日:2025-05-09

    申请号:CN202510056726.5

    申请日:2025-01-14

    Abstract: 本发明属于模拟集成电路技术领域,具体涉及一种分步多位量化的8位ADC电路;包括:SIG—DAC电容阵列接收差分输入信号VIP和VIN,连接第一个使能信号模块和5个比较器,用于主信号的逐次逼近;REF‑DAC电容阵列接收差分输入信号VREFP和VREFN,连接第二个使能信号模块和5个比较器,用于产生阈值电压;异步时钟模块连接第二个使能信号模块、锁存器阵列和5个比较器;锁存器阵列由17个锁存器电路组成,还连接第一个使能信号模块、5个比较器以及串联的2个译码器模块;本发明增加了ADC的整体性能的同时不增加额外的时钟相位,增加了ADC对比较误差的容忍度,需要的总时钟数量更少,异步时钟模块更简单。

    一种用于逐次逼近型ADC的比较器电路

    公开(公告)号:CN119945446A

    公开(公告)日:2025-05-06

    申请号:CN202510014345.0

    申请日:2025-01-06

    Abstract: 本发明属于模拟集成电路技术领域,具体涉及一种用于逐次逼近型ADC的比较器电路,包括:预放大器级电路和锁存器级电路;预放大器级电路为交叉耦合运放,锁存器级电路为strong‑arm型latch比较器;时钟信号CLK分别输入到交叉耦合运放和latch比较器的电源端;交叉耦合运放的正输入端接入VIP信号,交叉耦合运放的负输入端接入VIN信号,交叉耦合运放的负输出端连接atch比较器的负输入端,交叉耦合运放的正输出端连接latch比较器的正输入端;本发明的电路结构中采用两级结构,第一级运放易于处理低电压的特点和第二级latch易于处理高电压的特点相结合,有效提升了比较器电压比较速度。

    一种防穿通逻辑电路
    4.
    发明授权

    公开(公告)号:CN114785336B

    公开(公告)日:2025-04-01

    申请号:CN202210570715.5

    申请日:2022-05-24

    Inventor: 周泽坤 毕栋梁

    Abstract: 本发明涉及一种防穿通逻辑电路,属于模拟集成电路技术领域。该电路分为高压侧防穿通电路和低压侧防穿通电路,将低压侧防穿通电路的输出信号NG实时传递到高压侧防穿通电路中MN1的栅极,同时将高压侧防穿通电路的输出信号PG实时传递到低压侧防穿通电路中MP3的栅极,只有当低压侧输出信号为低电平时,高侧输入HIN为低才能拉高A点,使后续与非门输出为低电平,使高压侧输出信号为低电平。同样的对称结构,只有当高压侧的输出信号为高电平,才能在LIN输入为高电平时,拉低B点,后续的或非门输出高电平,使低压侧输出信号为高电平。本发明通过对防穿通逻辑电路设计的改进,降低了电路复杂度,提高了可靠性,能够有效防止功率管穿通。

    一种基于电流负反馈的数模转换控制电压可变LDO

    公开(公告)号:CN119597086A

    公开(公告)日:2025-03-11

    申请号:CN202411736761.3

    申请日:2024-11-29

    Abstract: 本发明属于电子设备技术领域,具体涉及一种基于电流负反馈的数模转换控制电压可变LDO,包括:数字位控制DAC模块、误差放大器、mos管、反馈电阻R1、R2以及反馈电容C1、C2;数字位控制DAC模块输出电流与误差放大器的反向输入端连接,其正向输入端外接基准电压,其输出端连接mos管的栅极;mos管的漏极外接电源电压,其源极分别与R1、R2以及C1、C2一端连接;R1的另一端分别与C1、C2的另一端连接,并连接误差放大器的反向输入端;电阻R2的另一端接地端。本发明通过电流负反馈可以降低增益的变化,使系统在不同工作条件下更加稳定,减少振荡和非线性失真。

    一种基于SISL的双通带滤波器
    7.
    发明公开

    公开(公告)号:CN119581813A

    公开(公告)日:2025-03-07

    申请号:CN202411337538.1

    申请日:2024-09-25

    Abstract: 本发明涉及一种基于SISL的双通带滤波器,包括顶层和底层分别覆有金属层的五层介质基板,五层介质基板由上至下分别为sub1‑sub5;五层介质基板顶层和底层的金属层由上至下分别为G1‑G10;所述五层介质基板的中间区域均设置有方形金属化通孔阵列1;五层介质基板上的方形金属化通孔阵列1上下相对应;所述介质基板sub1上设置有集成DGS1;介质基板sub3上设置有微波电路;所述介质基板sub5上设置有集成DGS2;介质基板sub2和介质基板sub4上均设置有空气腔,所述介质基板sub2的空气腔和介质基板sub4的空气腔上下相对应,本发明实现了双通带滤波效果,提高了双通带的选择性。

    一种带隙基准电路
    9.
    发明公开

    公开(公告)号:CN119292405A

    公开(公告)日:2025-01-10

    申请号:CN202411671574.1

    申请日:2024-11-21

    Abstract: 本发明属于集成电路技术领域,具体涉及一种带隙基准电路,包括:启动电路、运算放大器、带隙主体电路以及分段线性补偿电路;其中启动电路与运算放大器的输入端连接,用于为输入稳定的信号;运算放大器的输出端与带隙主体电路连接,用于放大启动电路的输出的信号;带隙主体电路用于输出带隙基准信号;所述分段线性补偿电路用于连接带隙主体电路的输出端,用于对带隙主体电路输出的带隙基准信号进行分段线性补偿;本发明的带隙基准源电路在TT工艺角下的温度系数仅为1.97ppm/℃。

    一种动力电池SOC估算修正方法
    10.
    发明公开

    公开(公告)号:CN119224607A

    公开(公告)日:2024-12-31

    申请号:CN202411381892.4

    申请日:2024-09-30

    Abstract: 本发明属于电池技术领域,涉及一种动力电池SOC估算修正方法;包括:根据动力电池特性构建电池二阶RC等效模型,获取模型的SOC‑OCV曲线;模型上电,并获取基准SOC值;对模型的参数进行检测,检测失败,则对模型进行掉电处理,否则获取模型输出电压值VBATT和其对应的SOC值;计算模型的反馈因子,根据反馈因子对VBATT和#imgabs0#的值进行更新;根据更新后的#imgabs1#值进行电流积分;根据电流积分结果对充电/放电末期数据进行修正;本发明通过引入反馈因子对VBATT进行更新,有效简化动力电池SOC估算复杂度并提升其估算精度,能够进一步校准SOC初始值并弥补开路电压带来的开环估计误差。

Patent Agency Ranking