公开(公告)号：CN102027570B

公开(公告)日：2013-04-24

申请号：CN200980114703.4

申请日：2009-02-20

Applicant: 瑞萨电子株式会社 ,  旭硝子株式会社

Inventor： 石桥健夫 ,  寺井护 ,  萩原琢也 ,  横小路修 ,  武部洋子

IPC: H01L21/027 ,  G03F7/09

CPC classification number: G03F7/16 ,  G03F7/11 ,  G03F7/2041

Abstract: 本发明提供可抑制由浸渍液所导致的被曝光基板背面的污染并且可提高被加工膜与其正上方的有机膜的附着性以抑制膜剥离且操作性优良的被曝光基板用防水剂组合物、抗蚀图形的形成方法及通过该形成方法制造的电子器件、被曝光基板的防水处理方法、被曝光基板用防水剂套装以及使用该套装的被曝光基板的防水处理方法。本发明使用被曝光基板用防水剂组合物，该组合物至少包含以下述通式(1)表示的有机硅化合物和溶剂。式中，R1为碳原子数14～30的1价有机基团，R2、R3、R4分别独立地为碳原子数1～10的1价有机基团或水解性基团，R2、R3、R4中的至少1个为水解性基团。

公开(公告)号：CN102027570A

公开(公告)日：2011-04-20

申请号：CN200980114703.4

申请日：2009-02-20

Applicant: 瑞萨电子株式会社 ,  旭硝子株式会社

Inventor： 石桥健夫 ,  寺井护 ,  萩原琢也 ,  横小路修 ,  武部洋子

IPC: H01L21/027 ,  G03F7/09

CPC classification number: G03F7/16 ,  G03F7/11 ,  G03F7/2041

Abstract: 本发明提供可抑制由浸渍液所导致的被曝光基板背面的污染并且可提高被加工膜与其正上方的有机膜的附着性以抑制膜剥离且操作性优良的被曝光基板用防水剂组合物、抗蚀图形的形成方法及通过该形成方法制造的电子器件、被曝光基板的防水处理方法、被曝光基板用防水剂套装以及使用该套装的被曝光基板的防水处理方法。本发明使用被曝光基板用防水剂组合物，该组合物至少包含以下述通式(1)表示的有机硅化合物和溶剂。式中，R1为碳原子数14～30的1价有机基团，R2、R3、R4分别独立地为碳原子数1～10的1价有机基团或水解性基团，R2、R3、R4中的至少1个为水解性基团。

公开(公告)号：CN102263058A

公开(公告)日：2011-11-30

申请号：CN201110040222.2

申请日：2007-06-12

Applicant: 瑞萨电子株式会社

Inventor： 石桥健夫 ,  米仓和贤 ,  田所昌洋 ,  吉川和范 ,  小野良治

IPC: H01L21/768 ,  H01L21/311 ,  H01L21/3105 ,  H01L21/033

CPC classification number: H01L21/31144 ,  H01L21/0332 ,  H01L21/0337 ,  H01L21/31058 ,  H01L21/31155 ,  H01L21/76808 ,  H01L21/76825 ,  H01L21/76826

Abstract: 本发明涉及一种半导体装置的制造方法，其目的在于，降低被加工膜的加工性状的恶化及图案的皲裂，忠实于设计，且也可以适用于双嵌入式工序等。包括：通过在被加工膜(2)上进行膜的涂敷、加热硬化，形成至少由一个以上的膜构成的加工用掩模层(下层有机膜3及中间层5)，并对加工用掩模层中的至少一个膜进行硬化处理的加工用掩模层形成工序；在加工用掩模层上涂敷曝光用抗蚀膜，进行曝光显影，由此形成抗蚀图(6)，以该抗蚀图(6)为掩模蚀刻加工用掩模层的加工用掩模层蚀刻工序；以加工用掩模层蚀刻工序中形成的加工用掩模层的图案为掩模蚀刻被加工膜(2)的被加工膜蚀刻工序。

公开(公告)号：CN101090067B

公开(公告)日：2011-04-06

申请号：CN200710109002.4

申请日：2007-06-12

Applicant: 瑞萨电子株式会社

Inventor： 石桥健夫 ,  米仓和贤 ,  田所昌洋 ,  吉川和范 ,  小野良治

IPC: H01L21/027 ,  H01L21/768 ,  G03F7/00

CPC classification number: H01L21/31144 ,  H01L21/0332 ,  H01L21/0337 ,  H01L21/31058 ,  H01L21/31155 ,  H01L21/76808 ,  H01L21/76825 ,  H01L21/76826

Abstract: 本发明涉及一种半导体装置的制造方法，其目的在于，降低被加工膜的加工性状的恶化及图案的皲裂，忠实于设计，且也可以适用于双嵌入式工序等。包括：通过在被加工膜(2)上进行膜的涂敷、加热硬化，形成至少由一个以上的膜构成的加工用掩模层(下层有机膜3及中间层5)，并对加工用掩模层中的至少一个膜进行硬化处理的加工用掩模层形成工序；在加工用掩模层上涂敷曝光用抗蚀膜，进行曝光显影，由此形成抗蚀图(6)，以该抗蚀图(6)为掩模蚀刻加工用掩模层的加工用掩模层蚀刻工序；以加工用掩模层蚀刻工序中形成的加工用掩模层的图案为掩模蚀刻被加工膜(2)的被加工膜蚀刻工序。

公开(公告)号：CN102263058B

公开(公告)日：2014-02-26

申请号：CN201110040222.2

申请日：2007-06-12

Applicant: 瑞萨电子株式会社

Inventor： 石桥健夫 ,  米仓和贤 ,  田所昌洋 ,  吉川和范 ,  小野良治

IPC: H01L21/768 ,  H01L21/311 ,  H01L21/3105 ,  H01L21/033

CPC classification number: H01L21/31144 ,  H01L21/0332 ,  H01L21/0337 ,  H01L21/31058 ,  H01L21/31155 ,  H01L21/76808 ,  H01L21/76825 ,  H01L21/76826

Abstract: 本发明涉及一种半导体装置的制造方法，其目的在于，降低被加工膜的加工性状的恶化及图案的皲裂，忠实于设计，且也可以适用于双嵌入式工序等。包括：通过在被加工膜(2)上进行膜的涂敷、加热硬化，形成至少由一个以上的膜构成的加工用掩模层(下层有机膜3及中间层5)，并对加工用掩模层中的至少一个膜进行硬化处理的加工用掩模层形成工序；在加工用掩模层上涂敷曝光用抗蚀膜，进行曝光显影，由此形成抗蚀图(6)，以该抗蚀图(6)为掩模蚀刻加工用掩模层的加工用掩模层蚀刻工序；以加工用掩模层蚀刻工序中形成的加工用掩模层的图案为掩模蚀刻被加工膜(2)的被加工膜蚀刻工序。

公开(公告)号：CN101614969B

公开(公告)日：2013-08-21

申请号：CN200910150481.3

申请日：2009-06-25

Applicant: 瑞萨电子株式会社

Inventor： 寺井护 ,  萩原琢也 ,  石桥健夫

IPC: G03F7/30 ,  G03F7/32 ,  G03F7/20 ,  H01L21/00

CPC classification number: G03F7/322 ,  G03F7/2041 ,  G03F7/38 ,  G03F7/40 ,  G03F7/42

Abstract: 本发明涉及浸液光刻显影处理方法、该显影处理方法中使用的溶液和使用该显影处理方法的电子装置。本发明是用于得到消除显影缺陷的电子装置的浸液光刻显影方法，其目的在于提供简便、低成本且能够赋予可高速扫描的高防水性的工艺。本发明的目的是提供浸液光刻显影处理方法、该显影处理方法中使用的溶液和使用了该显影处理方法的电子装置，该方法不引入新设备，并加入了利用价格便宜的材料所带来的改良。本发明的浸液光刻显影处理方法是包括利用了碱浸渍的显影工序的电子装置的浸液光刻显影处理方法，其特征是包括溶解除去工序，该溶解除去工序使用选择性溶解除去含有表面偏析剂和化学增幅型抗蚀剂的抗蚀剂中表面偏析剂的溶解除去溶液来进行。

公开(公告)号：CN101013265B

公开(公告)日：2011-09-14

申请号：CN200710006163.0

申请日：2007-01-31

Applicant: 瑞萨电子株式会社

Inventor： 菅长利文 ,  塙哲郎 ,  石桥健夫

IPC: G03F7/09 ,  G03F7/11 ,  G03F7/16 ,  G03F7/20 ,  G03F7/30 ,  G03F7/38 ,  G03F7/26 ,  H01L21/027

CPC classification number: G03F7/11 ,  G03F7/40

Abstract: 本发明提供改善了由于掩模图案的疏密差所产生的OPE特性、提高了图案的设计可靠性的抗蚀图案形成方法。该方法具有以下工序：在基板(7)上形成具有酸解离性溶解抑制基的抗蚀剂(1)的工序、将溶解在醇类溶剂中的酸性聚合物涂布在抗蚀剂上形成上层膜(6)的工序、通过掩模(3)进行曝光的工序、进行烘烤处理的工序、利用碱显影液(4)进行处理的工序，在进行烘烤处理的工序中，通过上层膜形成混合层(9)，掩模图案的图案密度高的区域(A)与图案密度低的区域(B)相比，在未曝光部上厚厚地形成有混合层。