公开(公告)号：CN119153330A

公开(公告)日：2024-12-17

申请号：CN202410541227.0

申请日：2024-04-30

Applicant: 瑞萨电子株式会社

Inventor： 高桥史年

IPC: H01L21/329 ,  H01L29/06 ,  H01L29/36 ,  H01L29/866

Abstract: 本公开的各实施例涉及半导体器件及其制造方法。在半导体衬底中，形成了n型阴极区域、n型阱区域、和p型阳极区域。阴极区域的杂质浓度比阱区域的杂质浓度高。在平面图中，阳极区域包括阴极区域，并且阱区域包括阳极区域和阴极区域。阱区域距半导体衬底的上表面的深度比阳极区域距半导体衬底的上表面的深度大。阴极区域距半导体衬底的上表面的深度比阳极区域和阱区域的相应的深度大。

公开(公告)号：CN109037252A

公开(公告)日：2018-12-18

申请号：CN201810430515.3

申请日：2018-05-08

Applicant: 瑞萨电子株式会社

Inventor： 神野健 ,  高桥史年 ,  后藤洋太郎

IPC: H01L27/146

Abstract: 本申请涉及固态成像器件及其制造方法。为了提高固态成像器件的性能，固态成像器件具有包括光电转换单元和传输晶体管的像素，并且氟被引入到像素中包括的传输晶体管的栅极电极和漏极区域(延伸区域和n+型半导体区域)。

公开(公告)号：CN106486505A

公开(公告)日：2017-03-08

申请号：CN201610603174.6

申请日：2016-07-27

Applicant: 瑞萨电子株式会社

Inventor： 高桥史年

IPC: H01L27/146

CPC classification number: H01L27/14636 ,  H01L27/14621 ,  H01L27/14627 ,  H01L27/1463 ,  H01L27/14685 ,  H01L27/14689 ,  H01L27/146 ,  H01L27/1462 ,  H01L27/14683

Abstract: 本申请涉及成像器件及其制造方法。在成像器件中，形成多层布线结构使得覆盖像素区域中的光电二极管等以及外围电路区域中的像素晶体管。形成钝化膜以便覆盖多层布线结构。钝化膜被插入在第四层间绝缘膜和滤色器之间，并且与所述第四层间绝缘膜相接触地从像素区域延伸到外围电路区域。在外围电路区域中的钝化膜被形成有比在像素区域中的钝化膜的膜厚度更厚的膜厚度。

公开(公告)号：CN108807436A

公开(公告)日：2018-11-13

申请号：CN201810362139.9

申请日：2018-04-20

Applicant: 瑞萨电子株式会社

Inventor： 高桥史年 ,  国清辰也 ,  佐藤英则 ,  后藤洋太郎

IPC: H01L27/146

Abstract: 本申请涉及半导体器件及其制造方法。提供了一种半导体器件，其在不增加半导体芯片面积的情况下提高背面照射CMOS图像传感器的暗电流特性和传输效率。在CMOS图像传感器中，像素包括传输晶体管和具有pn结的光电二极管。在平面图中，通过隔离绝缘膜在构成光电二极管的n型区域上方形成反射层。反射层通过帽绝缘膜在传输晶体管的栅极电极上方延伸。第一层信号布线通过在栅极电极上方的层间绝缘膜中制作的接触孔电耦合到栅极电极和反射层两者，因此相同的电势被施加到栅极电极和反射层。

公开(公告)号：CN107425026A

公开(公告)日：2017-12-01

申请号：CN201710197424.5

申请日：2017-03-29

Applicant: 瑞萨电子株式会社

Inventor： 饭塚康治 ,  高桥史年

IPC: H01L27/146

Abstract: 本发明涉及一种半导体器件及其制造方法。所述半导体器件，包括：具有主表面和背表面的半导体衬底，形成在半导体衬底的主表面之上且具有与主表面接触的第一表面以及与第一表面相反的第二表面的器件隔离膜，设置在器件隔离膜之上，接触器件隔离膜的第二表面的板状电极，以及邻近器件隔离膜的第一表面设置，且接触板状电极的焊盘电极。半导体衬底具有从背表面贯穿至主表面且暴露器件隔离膜的第一开口。器件隔离膜具有位于第一开口中并暴露板状电极的一部分的第二开口。焊盘电极形成在第二开口中，且在器件隔离膜的第一表面之上延伸。