公开(公告)号：CN118055694A

公开(公告)日：2024-05-17

申请号：CN202311420273.7

申请日：2023-10-30

Applicant: 瑞萨电子株式会社

Inventor： 杉山祐树 ,  平岩英治 ,  满生彰

IPC: H10N97/00

Abstract: 本公开的各实施例涉及半导体器件及其制造方法。一种半导体器件的制造方法，包括：在MIM区域和布线区域中依次沉积第一导体膜、介电膜和第二导体膜；选择性地去除第二导体膜，由此从第二导体膜形成电容器元件的上电极；选择性地去除所暴露的介电膜，从而暴露布线区域中的第一导体膜，并形成具有凸缘部分的介电层，该凸缘部分从MIM区域中的上电极下方的区域向外突出；以及选择性地去除第一导体膜，由此从第一导体膜形成电容器元件的下电极，并且在布线区域中从其上表面被暴露的第一导体膜形成布线图案。

公开(公告)号：CN114388473A

公开(公告)日：2022-04-22

申请号：CN202111203067.1

申请日：2021-10-15

Applicant: 瑞萨电子株式会社

Inventor： 满生彰

IPC: H01L23/522 ,  H01L21/768 ,  H01L49/02

Abstract: 本公开涉及半导体器件及其制造方法。提高了半导体器件的可靠性。在半导体衬底SUB上形成层间绝缘膜和通过层间绝缘膜彼此分离的导电层对。在这种情况下，该导电层对的每个上表面的位置与层间绝缘膜的上表面的位置不同，并且在该导电层对的每个上表面与层间绝缘膜的上表面之间形成有绝缘膜。绝缘膜具有相对于该导电层对和层间绝缘膜的每个上表面倾斜的倾斜表面。电阻元件连接到该导电层对中的每个导电层，并且沿着倾斜表面形成以便覆盖绝缘膜。

公开(公告)号：CN105914211A

公开(公告)日：2016-08-31

申请号：CN201610098764.8

申请日：2016-02-23

Applicant: 瑞萨电子株式会社

Inventor： 满生彰

IPC: H01L27/115 ,  H01L21/28

CPC classification number: H01L21/28282 ,  H01L27/11573 ,  H01L29/42344 ,  H01L29/66833 ,  H01L29/792 ,  H01L27/11521 ,  H01L27/11526 ,  H01L27/11568 ,  H01L29/42324 ,  H01L29/4234 ,  H01L29/42356

Abstract: 本发明提供一种制造半导体器件的方法，在半导体器件的可靠性方面实现改善。在半导体衬底上，经由绝缘膜形成用于非易失性存储器中的存储器单元的存储器栅电极的硅膜，以便覆盖存储器单元的控制栅电极。在从外围电路区去除硅膜和绝缘膜之后，用于MISFET的栅电极的硅膜形成在半导体衬底的存储器单元区上的硅膜上及其外围电路区上。在图案化硅膜以在外围电路区上形成栅电极之后，从存储器单元区去除绝缘膜。随后，在存储器单元区上的硅膜上，形成氧化物膜。随后，回蚀存储器单元区上的硅膜上的氧化物膜和硅膜以经由绝缘膜形成相邻于控制栅电极的存储器栅电极。

公开(公告)号：CN105390546A

公开(公告)日：2016-03-09

申请号：CN201510518647.8

申请日：2015-08-21

Applicant: 瑞萨电子株式会社

Inventor： 满生彰 ,  中山知士 ,  清水繁明 ,  奥秋广幸

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L27/088 ,  H01L21/3083 ,  H01L21/31111 ,  H01L21/31144 ,  H01L21/32 ,  H01L21/76232 ,  H01L21/823418 ,  H01L21/823456 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/41775 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/78 ,  H01L29/7833 ,  H01L29/7835 ,  H01L29/0615 ,  H01L29/66492

Abstract: 本发明涉及半导体器件和制造半导体器件的方法。抑制了凹部附近的电场集中。栅极绝缘膜设置在其中具有漏极区和第一凹部的衬底上。第一凹部位于栅极绝缘膜和漏极区之间，并且被绝缘膜填充。绝缘膜在其接近栅极绝缘膜的一侧具有第二凹部。在漏极区接近栅极绝缘膜的一侧，由第一凹部的内侧面和衬底的表面限定的角被倒圆。