公开(公告)号：CN106716637A

公开(公告)日：2017-05-24

申请号：CN201580051068.5

申请日：2015-03-30

Applicant: 瑞萨电子株式会社

Inventor： 三原龙善

IPC: H01L27/11521

CPC classification number: H01L29/42344 ,  H01L21/02233 ,  H01L21/28282 ,  H01L21/30604 ,  H01L21/3086 ,  H01L21/31111 ,  H01L21/3213 ,  H01L27/11568 ,  H01L27/1157 ,  H01L29/0684 ,  H01L29/4238 ,  H01L29/66833 ,  H01L29/792

Abstract: 半导体衬底(1)包括区域(AR1)与区域(AR2)之间的区域(AR3)，控制栅电极(CG)形成在区域(AR1)的上表面(TS1)上，存储器栅电极(MG)形成在区域(AR2)的上表面(TS2)上。上表面(TS2)比上表面(TS1)低，区域(AR3)具有将上表面(TS1)与上表面(TS2)连接的连接面(TS3)。连接面(TS3)的上表面(TS2)侧的端部(EP1)相对于连接面(TS3)的上表面(TS1)侧的端部(EP2)而配置在存储器栅电极(MG)侧，并且与端部(EP2)相比配置在下方。

公开(公告)号：CN105390450A

公开(公告)日：2016-03-09

申请号：CN201510536899.3

申请日：2015-08-27

Applicant: 瑞萨电子株式会社

Inventor： 三原龙善

IPC: H01L21/8247 ,  H01L21/28 ,  H01L27/115

Abstract: 本发明涉及半导体器件的制造方法和半导体器件。提供了一种包括存储器单元的半导体器件，存储器单元具有控制栅极电极和经由电荷积聚层相对于控制栅极电极而形成的存储器栅极电极，半导体器件改进了其性能。通过所谓的后栅极过程来形成配置了存储器单元的控制栅极电极和配置了存储器栅极电极的一部分的金属膜。由此，存储器栅极电极由对应于与ONO膜接触的p型半导体膜的硅膜和金属膜配置而成。进一步地，接触塞耦合至配置了存储器栅极电极的硅膜和金属膜两者。

公开(公告)号：CN112736085A

公开(公告)日：2021-04-30

申请号：CN202011092134.2

申请日：2020-10-13

Applicant: 瑞萨电子株式会社

Inventor： 泷泽直树 ,  三原龙善

IPC: H01L27/1157 ,  H01L27/11573 ,  H01L29/423 ,  H01L21/28

Abstract: 本公开涉及一种制造半导体器件的方法。在抛光步骤之后，去除每个栅极电极的一部分，使得在横截面视图中，每个栅极电极的上表面与形成在位于栅极电极之间的栅极绝缘膜中的受损区域相比更靠近半导体衬底的主表面。因此，可以抑制在半导体器件的操作期间发生短路缺陷。

公开(公告)号：CN107464815A

公开(公告)日：2017-12-12

申请号：CN201710337969.1

申请日：2017-05-15

Applicant: 瑞萨电子株式会社

Inventor： 三原龙善

IPC: H01L27/11568 ,  H01L27/11573 ,  H01L29/423 ,  H01L29/66 ,  H01L29/78 ,  H01L21/28

CPC classification number: H01L27/11568 ,  H01L21/823821 ,  H01L27/0924 ,  H01L27/11573 ,  H01L27/11575 ,  H01L29/40114 ,  H01L29/40117 ,  H01L29/42344 ,  H01L29/42368 ,  H01L29/7851 ,  H01L29/7855 ,  H01L29/792 ,  H01L29/4234 ,  H01L29/42364 ,  H01L29/66795

Abstract: 本公开涉及半导体器件及其制造方法。例如，为了提高半导体器件的可靠性，形成在存储单元区域中的控制晶体管和存储晶体管被配置为具有双栅极结构，以及形成在外围电路区域中的晶体管被配置为具有三栅极结构。例如，在存储晶体管中，由ONO膜形成的栅极绝缘膜被设置在存储栅电极与鳍的侧壁之间，并且厚于ONO膜的绝缘膜(绝缘膜/氧化物膜的多层膜与ONO膜的堆叠膜)设置在存储栅电极与鳍的顶面之间。这种配置可以减少鳍的顶端上的电场的集中，使得可以防止ONO膜的可靠性的劣化。

公开(公告)号：CN107026175A

公开(公告)日：2017-08-08

申请号：CN201611008943.4

申请日：2016-11-16

Applicant: 瑞萨电子株式会社

Inventor： 三原龙善

IPC: H01L27/11568 ,  H01L27/11521 ,  H01L29/792 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L27/11568 ,  H01L21/28282 ,  H01L27/1157 ,  H01L27/11573 ,  H01L29/42344 ,  H01L29/42376 ,  H01L29/66795 ,  H01L29/66833 ,  H01L29/7853 ,  H01L29/7855 ,  H01L29/792 ,  H01L29/7923 ,  H01L21/28273 ,  H01L27/11521 ,  H01L29/66825

Abstract: 本发明提供一种半导体器件及其制造方法，其课题在于改善半导体器件的性能。鳍片(FA)包括：区域(FA1)；以及区域(FA2)，其相对于区域(FA1)配置于X轴方向的正向侧。控制栅电极(CG)将区域(FA1)的上表面、区域(FA1)的Y轴方向的正向侧的侧面(SS1)、以及区域(FA1)的Y轴方向的负向侧的侧面(SS2)覆盖，存储器栅电极(MG)将区域(FA2)的上表面、区域(FA2)的Y轴方向的正向侧的侧面(SS3)、以及区域(FA2)的Y轴方向的负向侧的侧面(SS4)覆盖。区域(FA2)的上表面低于区域(FA1)的上表面，侧面(SS3)在Y轴方向上相对于侧面(SS1)配置于Y轴方向的负向侧。

公开(公告)号：CN115942753A

公开(公告)日：2023-04-07

申请号：CN202210896493.6

申请日：2022-07-28

Applicant: 瑞萨电子株式会社

Inventor： 三原龙善

IPC: H10B51/00 ,  H01L21/8234 ,  H10B20/00

Abstract: 本公开涉及半导体器件及其制造方法。包括铁电存储器的半导体器件的可靠性得到提高。铁电存储器的栅极电极形成在半导体衬底上以将铁电膜布置在其间，并且用作外延半导体层的半导体层形成在栅极电极的两侧的半导体衬底上。半导体层形成在半导体衬底的凹部上。铁电存储器的源极区和漏极区中的每个区的至少一部分形成在半导体层中。

公开(公告)号：CN106024795B

公开(公告)日：2021-09-07

申请号：CN201610191651.2

申请日：2016-03-30

Applicant: 瑞萨电子株式会社

Inventor： 三原龙善

IPC: H01L27/11568 ,  H01L29/792 ,  H01L29/423

Abstract: 本发明提供一种半导体器件及其制造方法，该半导体器件包括形成在存储器单元区中的半导体衬底的主表面之上的控制栅电极和存储器栅电极，和形成在分流区中的半导体衬底的主表面之上的第一电极和第二电极。第一电极与控制栅电极形成一体，第二电极与存储器栅电极形成一体。第二电极包括沿第一电极的侧壁形成的第一部分，和沿半导体衬底的主表面延伸的第二部分。另外，相对于半导体衬底的主表面，第一电极的上表面的高度与第二电极的第一部分的上表面的高度一般是相同的。

公开(公告)号：CN113284845A

公开(公告)日：2021-08-20

申请号：CN202110103951.1

申请日：2021-01-26

Applicant: 瑞萨电子株式会社

Inventor： 三原龙善

IPC: H01L21/77 ,  H01L27/12

Abstract: 本公开涉及一种制造半导体器件的方法。在包括半导体衬底、绝缘层和半导体层的衬底上形成MISFET之后，在该衬底上形成层间绝缘膜和第一绝缘膜。而且，在第一绝缘膜和层间绝缘膜中的每一个中形成开口之后，在开口的底部和开口的侧表面中的每一个处、以及还在第一绝缘膜的上表面上形成第二绝缘膜。此外，通过蚀刻去除形成在开口的底部处的第二绝缘膜和形成在第一绝缘膜的上表面上的第二绝缘膜中的每一个。之后，在如下条件下蚀刻开口内部：与绝缘层相比，第一绝缘膜和第二绝缘膜中的每一个被更少地蚀刻。

公开(公告)号：CN106024797B

公开(公告)日：2020-01-24

申请号：CN201610193243.0

申请日：2016-03-30

Applicant: 瑞萨电子株式会社

Inventor： 三原龙善 ,  筱原正昭

IPC: H01L27/11563

Abstract: 本发明的的各个实施例涉及半导体器件及其制造方法。半导体器件的性能得到改进。在用于制造半导体器件的方法中，在控制栅极电极的表面处顺序地形成第一绝缘膜、导电膜、包含硅的第二绝缘膜、和由硅形成的第三膜。然后，对第三膜进行回蚀刻，以经由第一绝缘膜、导电膜和第二绝缘膜将第三膜保留在控制栅极电极的侧表面处，从而形成间隔件。然后，对导电膜进行回蚀刻，以在间隔件与控制栅极电极之间、以及在间隔件与半导体衬底之间，形成由导电膜形成的存储器栅极电极。

公开(公告)号：CN104103594A

公开(公告)日：2014-10-15

申请号：CN201410136063.X

申请日：2014-04-04

Applicant: 瑞萨电子株式会社

Inventor： 平野有一 ,  三原龙善 ,  塚本惠介

IPC: H01L21/8247 ,  H01L21/336

CPC classification number: H01L21/823418 ,  H01L21/31053 ,  H01L21/823456 ,  H01L21/823468 ,  H01L27/11568 ,  H01L29/42344 ,  H01L29/66545 ,  H01L29/66659 ,  H01L29/7835 ,  H01L29/792

Abstract: 本发明提供一种半导体器件的制造方法，提高了半导体器件的性能和可靠性。在半导体衬底（SB）上，在形成第lMISFET用的栅电极（GE2）和第2MISFET用的虚拟栅电极之后，在栅电极（GE2）上局部地形成绝缘膜（DB）。然后，在半导体衬底（SB）上，以覆盖虚拟栅电极、栅电极（GE2）及绝缘膜（DB）的方式形成绝缘膜（IL3）。然后，通过对绝缘膜（IL3）进行研磨来使虚拟栅电极露出。在该研磨时，在绝缘膜（DB）的研磨速度小于绝缘膜（IL3）的研磨速度的条件下对绝缘膜（IL3）进行研磨。然后，在除去虚拟栅电极之后，在除去了虚拟栅电极的区域形成上述第2MISFET用的栅电极。