公开(公告)号：CN102810542A

公开(公告)日：2012-12-05

申请号：CN201210178009.2

申请日：2012-05-29

Applicant: 瑞萨电子株式会社

Inventor： 平野有一

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L29/7843 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/31111 ,  H01L21/31144 ,  H01L21/32053 ,  H01L21/823807 ,  H01L21/823857 ,  H01L21/823864 ,  H01L27/11568 ,  H01L27/11573 ,  H01L29/40117 ,  H01L29/4234 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6659 ,  H01L29/66833 ,  H01L29/7833 ,  H01L29/792

Abstract: 本发明的实施例涉及半导体器件及其制造方法。该半导体器件包括：具有主表面的半导体衬底；MONOS型存储器单元，形成于主表面之上并且具有沟道；n沟道晶体管，形成于主表面之上；以及p沟道晶体管，形成于主表面之上。以接触MONOS型存储器单元、n沟道晶体管和p沟道晶体管的顶表面这样的方式形成氮化物膜。氮化物膜向MONOS型存储器单元、n沟道晶体管和p沟道晶体管的沟道施加应力。

公开(公告)号：CN102810542B

公开(公告)日：2016-12-21

申请号：CN201210178009.2

申请日：2012-05-29

Applicant: 瑞萨电子株式会社

Inventor： 平野有一

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L29/7843 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/31111 ,  H01L21/31144 ,  H01L21/32053 ,  H01L21/823807 ,  H01L21/823857 ,  H01L21/823864 ,  H01L27/11568 ,  H01L27/11573 ,  H01L29/40117 ,  H01L29/4234 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6659 ,  H01L29/66833 ,  H01L29/7833 ,  H01L29/792

Abstract: 本发明的实施例涉及半导体器件及其制造方法。该半导体器件包括：具有主表面的半导体衬底；MONOS型存储器单元，形成于主表面之上并且具有沟道；n沟道晶体管，形成于主表面之上；以及p沟道晶体管，形成于主表面之上。以接触MONOS型存储器单元、n沟道晶体管和p沟道晶体管的顶表面这样的方式形成氮化物膜。氮化物膜向MONOS型存储器单元、n沟道晶体管和p沟道晶体管的沟道施加应力。

公开(公告)号：CN104103594A

公开(公告)日：2014-10-15

申请号：CN201410136063.X

申请日：2014-04-04

Applicant: 瑞萨电子株式会社

Inventor： 平野有一 ,  三原龙善 ,  塚本惠介

IPC: H01L21/8247 ,  H01L21/336

CPC classification number: H01L21/823418 ,  H01L21/31053 ,  H01L21/823456 ,  H01L21/823468 ,  H01L27/11568 ,  H01L29/42344 ,  H01L29/66545 ,  H01L29/66659 ,  H01L29/7835 ,  H01L29/792

Abstract: 本发明提供一种半导体器件的制造方法，提高了半导体器件的性能和可靠性。在半导体衬底（SB）上，在形成第lMISFET用的栅电极（GE2）和第2MISFET用的虚拟栅电极之后，在栅电极（GE2）上局部地形成绝缘膜（DB）。然后，在半导体衬底（SB）上，以覆盖虚拟栅电极、栅电极（GE2）及绝缘膜（DB）的方式形成绝缘膜（IL3）。然后，通过对绝缘膜（IL3）进行研磨来使虚拟栅电极露出。在该研磨时，在绝缘膜（DB）的研磨速度小于绝缘膜（IL3）的研磨速度的条件下对绝缘膜（IL3）进行研磨。然后，在除去虚拟栅电极之后，在除去了虚拟栅电极的区域形成上述第2MISFET用的栅电极。