公开(公告)号：CN118507515A

公开(公告)日：2024-08-16

申请号：CN202410007057.8

申请日：2024-01-03

Applicant: 瑞萨电子株式会社

Inventor： 泷泽直树

IPC: H01L29/739 ,  H01L21/331

Abstract: 本公开涉及一种半导体器件及其制造方法，其中两个电阻元件各自被形成为在平面图中与栅极垫和栅极布线中的每一者的部分重叠，并且电连接到栅极垫和栅极布线。p型阱区域被形成为在平面图中与两个绝缘膜、两个电阻元件、栅极垫、栅极布线、以及发射极电极中的每一者的部分重叠。发射极电极包括凸部，该凸部在平面图中在Y方向上朝向栅极垫侧突出。在平面图中，凸部位于两个电阻元件之间。凸部和阱区域经由形成在层间绝缘膜中的孔而电连接。

公开(公告)号：CN112736085A

公开(公告)日：2021-04-30

申请号：CN202011092134.2

申请日：2020-10-13

Applicant: 瑞萨电子株式会社

Inventor： 泷泽直树 ,  三原龙善

IPC: H01L27/1157 ,  H01L27/11573 ,  H01L29/423 ,  H01L21/28

Abstract: 本公开涉及一种制造半导体器件的方法。在抛光步骤之后，去除每个栅极电极的一部分，使得在横截面视图中，每个栅极电极的上表面与形成在位于栅极电极之间的栅极绝缘膜中的受损区域相比更靠近半导体衬底的主表面。因此，可以抑制在半导体器件的操作期间发生短路缺陷。

公开(公告)号：CN110581134B

公开(公告)日：2024-09-10

申请号：CN201910490846.0

申请日：2019-06-06

Applicant: 瑞萨电子株式会社

Inventor： 泷泽直树 ,  齐藤朋也

IPC: H10B41/10 ,  H10B41/30 ,  H10B43/10 ,  H10B43/30 ,  H01L29/423 ,  H01L21/28

Abstract: 本公开的实施例涉及半导体器件及其制造方法。在包括由分栅型MONOS存储器形成的多个存储器区域的半导体器件中，存储器单元的阈值电压针对每个存储器区域被设置为不同值。通过形成具有不同材料或不同厚度的、作为构成数据区域中的存储器单元的存储器栅极电极的功函数膜的金属膜以及作为构成代码区域中的存储器单元的存储器栅极电极的功函数膜的金属膜，形成具有不同阈值电压的存储器单元。

公开(公告)号：CN110581134A

公开(公告)日：2019-12-17

申请号：CN201910490846.0

申请日：2019-06-06

Applicant: 瑞萨电子株式会社

Inventor： 泷泽直树 ,  齐藤朋也

IPC: H01L27/11519 ,  H01L27/11521 ,  H01L27/11565 ,  H01L27/11568 ,  H01L29/423 ,  H01L21/28

Abstract: 本公开的实施例涉及半导体器件及其制造方法。在包括由分栅型MONOS存储器形成的多个存储器区域的半导体器件中，存储器单元的阈值电压针对每个存储器区域被设置为不同值。通过形成具有不同材料或不同厚度的、作为构成数据区域中的存储器单元的存储器栅极电极的功函数膜的金属膜以及作为构成代码区域中的存储器单元的存储器栅极电极的功函数膜的金属膜，形成具有不同阈值电压的存储器单元。