功率二极管及其制备方法

    公开(公告)号:CN118969858A

    公开(公告)日:2024-11-15

    申请号:CN202411438314.X

    申请日:2024-10-15

    发明人: 李理

    摘要: 本申请公开了一种功率二极管及其制备方法。该功率二极管包括多个第一外延结构,第一外延结构包括第二外延层和第一导电层,第二外延层位于第一外延沟槽的内表面,第一导电层位于第一外延沟槽中,其中,第二外延层具有第二掺杂类型,第二外延层和第一导电层形成肖特基接触;至少一个第二外延结构,第二外延结构包括第三外延层和第二导电层,第三外延层位于第二外延沟槽的内表面,第二导电层位于第二外延沟槽中,其中,第三外延层具有第二掺杂类型,其中,第一导电层和第二导电层具有不同的导电材料,第三外延层具有第二掺杂类型,第三外延层和第二导电层形成欧姆接触。以解决相关技术中功率器件性能优势不明显的问题。

    二极管结构及二极管结构的制备方法

    公开(公告)号:CN118800811A

    公开(公告)日:2024-10-18

    申请号:CN202411270068.1

    申请日:2024-09-11

    发明人: 李理

    摘要: 本申请公开了一种二极管结构及二极管结构的制备方法,二极管结构包括衬底以及在衬底上叠层设置的第一外延层、第二外延层和第一导电层,其中,第一外延层和第二外延层具有相同的掺杂类型,二极管结构还包括多个第一注入区间隔设置在第一外延层中且与第二外延层接触;多个第二注入区位于第二外延层中且分别与所示第一注入区和第一导电层接触,其中,第一注入区与第二注入区一一对应;至少一个第三注入区位于相邻的第二注入区之间的第二外延层中,且第三注入区与第一导电层接触;其中,第一注入区、第二注入区和第三注入区具有相同的掺杂类型,并与第一外延层的掺杂类型不同,以解决相关技术中二极管器件的产品性能优势较弱和工艺流程复杂的问题。

    功率器件及其制备方法

    公开(公告)号:CN118983333A

    公开(公告)日:2024-11-19

    申请号:CN202411452930.0

    申请日:2024-10-17

    发明人: 李理

    摘要: 本申请公开了一种功率器件及其制备方法,功率器件包括:衬底,衬底具有第一表面;第一外延层设置在第一表面上,第一外延层包括沿第一方向分布的多个外延区域,各外延区域具有背离衬底的第二表面,在第二方向上多个外延区域的第二表面与第一表面具有不同的距离,第一方向平行于第一表面,第二方向垂直于第一表面,第一外延层具有第一掺杂类型;多个注入区,注入区设置在外延区域中,且注入区背离衬底的表面位于第二表面中,每个外延区域中设置有至少一个注入区;第二外延层,第二外延层位于第一外延层背离衬底的一侧,第二外延层与注入区接触,第二外延层与注入区具有第二掺杂类型。以解决相关技术中场限环结构的功率器件击穿电压低的问题。

    二极管结构及二极管结构的制备方法

    公开(公告)号:CN118800812A

    公开(公告)日:2024-10-18

    申请号:CN202411270070.9

    申请日:2024-09-11

    发明人: 李理

    摘要: 本申请公开了一种二极管结构及二极管结构的制备方法,二极管结构包括叠层设置的第一外延层和第二外延层,其中,第二外延层包括在第一方向上交替设置且掺杂类型不同的第一子外延部和第二子外延部,第一方向为平行于第一外延层与第二外延层接触的表面的方向,二极管结构还包括:注入区,注入区设置在第一子外延部中背离第一外延层的表面上,其中,第一子外延部的掺杂类型与第一外延层的掺杂类型相同,注入区的掺杂类型与第二子外延部的掺杂类型相同。以解决相关技术中二极管器件结构在参数上产品性能优势不明显、工艺流程复杂和生产成本高的问题。

    一种功率器件的阈值电压测试电路系统和测试方法

    公开(公告)号:CN118937942A

    公开(公告)日:2024-11-12

    申请号:CN202411033021.3

    申请日:2024-07-30

    IPC分类号: G01R31/26 H02M1/08

    摘要: 本发明公开了一种功率器件的阈值电压测试电路系统和测试方法,包括待测器件、器件反向偏置电压源、电流源、电压表、栅极正向/反向偏置电压源,所述器件反向偏置电压源并联第一开关驱动支路且电性连接所述待测器件的漏极和源极,所述电流源连接所述待测器件的源极、并经第二开关驱动支路电性连接所述待测器件的栅极,栅极正向/反向偏置电压源经第三开关驱动支路电性连接所述待测器件的栅极,电压表经第二开关驱动支路电性连接所述待测器件的栅极。本发明通过在同一电路中集成化地实现漏极反向偏置、栅极正压偏置、栅极负压偏置,快速切换阈值测试功能,同时实时保护偏置电压施加过程中的栅极,既能进行阈值快速测试,又能够对栅极进行保护。

    MOS器件及其制备方法
    7.
    发明公开

    公开(公告)号:CN118866974A

    公开(公告)日:2024-10-29

    申请号:CN202411343002.0

    申请日:2024-09-25

    摘要: 本申请公开了一种MOS器件及其制备方法,MOS器件包括衬底以及在衬底上层叠设置的漂移层和多个源区,MOS器件还包括:栅氧层,栅氧层至少与源区接触,栅氧层包括在第一方向上交替设置的第一栅氧层和第二栅氧层,第一栅氧层和第二栅氧层包括不同的第一绝缘材料,第一方向平行于衬底与漂移层接触的表面。该MOS器件包括不同绝缘材料的第一栅氧层和第二栅氧层,第一栅氧层和第二栅氧层在平行于衬底与漂移层接触的表面上交替设置,采用常规的栅氧和高K介质材料替换单一的栅氧,提高耐击穿属性,降低介质层中的电场强度,减弱FN隧穿电流,提高栅介质可靠性。以解决相关技术中栅氧在高压场合下容易击穿导致可靠性的问题。

    MOS器件及其制备方法
    8.
    发明公开

    公开(公告)号:CN118866973A

    公开(公告)日:2024-10-29

    申请号:CN202411342996.4

    申请日:2024-09-25

    摘要: 本申请公开了一种MOS器件及其制备方法,包括衬底以及在衬底的一侧具有漂移层,漂移层具有背离衬底的第一表面,源区结构设置在漂移层中且由第一表面指向衬底的方向延伸,源区结构包括第一注入区、第二注入区和多个第三注入区,第一注入区间隔设置在漂移层中且由第一表面指向衬底的方向延伸,第一注入区具有第一侧面和第二侧面,第二注入区分别与第一注入区的底面和第一侧面接触,第三注入区间隔设置在漂移层中且由第一表面指向衬底的方向延伸,且第三注入区与第二侧面接触,至少一个第三注入区的底面与漂移层接触,第一注入区具有第一掺杂类型,第二注入区和第三注入区具有第二掺杂类型。以解决相关技术中外接FRD导致的MOS器件可靠性较低的问题。