-
公开(公告)号：CN105097770B
公开(公告)日：2019-02-15
申请号：CN201510325606.7
申请日：2015-06-12
申请人： 武汉新芯集成电路制造有限公司
IPC分类号： H01L23/522 , H01L23/64 , H01L21/02
摘要： 本发明涉及半导体制造技术领域，尤其涉及一种三维集成电路的器件结构及其制备方法，通过在非器件区域的晶圆的背面表面设置一电容的电路元件，该电容接触晶圆背面的大部分面积，因此所制备的电容面积相对较大，电容储存电能的容量、内阻等指标可以达到器件生产的需求，同时因该晶圆的背面可用来形成引线，所以超大面积的电容亦不会对其他电路元器件的设计与分布造成影响。
-
公开(公告)号：CN104979226B
公开(公告)日：2018-09-07
申请号：CN201510355091.5
申请日：2015-06-24
申请人： 武汉新芯集成电路制造有限公司
IPC分类号： H01L21/603 , H01L21/768
摘要： 本发明涉及一种铜的混合键合方法。本发明在需要键合的两片晶圆表面，采用传统的后端铜互联技术，制造平坦的铜和绝缘体平面，并使两片晶圆上的铜图形一一对应；在晶圆混合键合过程中，首先实现晶圆键合，即晶圆绝缘体之间的键合，其次将键合后的晶圆放置在高温下退火，使热膨胀系数大于绝缘体的铜受到绝缘体键合界面的压缩，在温度和压力的共同作用下，使两边铜金属接近、压缩并熔合成一体，从而达到两边铜导体合二为一的结构。本发明用于与传统集成电路兼容的机器与制程中，实现混合键合过程中的金属互联问题，通过上下衬底的金属晶粒熔合成一体，大大减小了跨晶圆的导线电阻及延迟，为后续步骤提供了较好的工艺基础。
-
公开(公告)号：CN104952843B
公开(公告)日：2017-08-08
申请号：CN201510376823.9
申请日：2015-07-01
申请人： 武汉新芯集成电路制造有限公司
IPC分类号： H01L23/538 , H01L21/50 , H01L21/60
摘要： 本发明揭示了一种物联网系统芯片，包括：第一芯片，所述第一芯片包括多个排列的第一芯片器件；第二芯片，所述第二芯片包括多个排列的第二芯片器件，多个所述第二芯片器件排列后的总长度与多个所述第一芯片器件排列后的总长度之差小于等于多个所述第二芯片器件排列后的总长度的10％，多个所述第二芯片器件排列后的总宽度与多个所述第一芯片器件排列后的总宽度之差小于等于多个所述第二芯片器件排列后的总宽度的10％；所述第一芯片与所述第二芯片键合在一起；所述第一芯片通过一第一硅通孔结构电性引出，所述第二芯片通过一第二硅通孔结构电性引出。本发明同时提高一种上述物联网系统芯片的制备方法。在上述物联网系统芯片的成本低、集成度高。
-
公开(公告)号：CN104599988B
公开(公告)日：2017-08-04
申请号：CN201510002755.X
申请日：2015-01-05
申请人： 武汉新芯集成电路制造有限公司
摘要： 本发明涉及集成电路制造技术领域，尤其涉及一种功率器件与控制器件的集成方法，通过本发明的方法，既能使功率芯片和控制芯片相互独立的设计和制作，保证其性能、成本的优势，同时不采用连线和常规封装就能完成控制电路和芯片器件的互连；并通过共享减薄和背面金属工艺，进一步了降低制造成本，同时提高了功率器件的性能，且由于加厚了功率器件背面漏极的金属，从而进一步减小了器件的导通电阻，另外，采用金属再布线提高了散热性能，并通过硅通孔停止在功率芯片的金属层上，降低了硅通孔的高宽比，降低了工艺实现的难度。
-
公开(公告)号：CN104409421B
公开(公告)日：2017-05-31
申请号：CN201410621054.X
申请日：2014-11-05
申请人： 武汉新芯集成电路制造有限公司
IPC分类号： H01L21/98
摘要： 本发明涉及半导体制造技术领域，尤其涉及一种垂直型沟道存储器件和控制器件的集成工艺。通过本发明提供的性能的技术方案，既能有效的完成垂直沟道集成，将需引出的电极引出，采用金属再布线工艺，利用第一金属结构、第二金属结构键合、相连，刻蚀形成硅通孔并填充金属将键合后芯片电极引出，在提高器件性能和技术方案的同时减少了面积；又能使垂直型存储器件芯片和控制器件芯片独立的设计和制作，避免了相互的影响，保证其性能和成本优势，提高了均一性和产品良率。
-
公开(公告)号：CN105185719A
公开(公告)日：2015-12-23
申请号：CN201510354733.X
申请日：2015-06-24
申请人： 武汉新芯集成电路制造有限公司
IPC分类号： H01L21/60
CPC分类号： H01L24/83
摘要： 本发明涉及一种锁扣式混合键合方法。包括以下步骤：在上衬底的绝缘层上形成多个金属凹陷；在下衬底的绝缘层上形成多个金属突起；所述金属突起的突起高度大于所述金属凹陷的凹陷深度；清洗所述上下衬底，形成亲水性活性表面；将上下衬底对准，施加压力，使下衬底上的多个金属突起分别扎入所述上衬底上对应的多个金属凹陷中，同时所述上衬底的绝缘层和所述下衬底的绝缘层也键合在一起，形成稳固的预键合结构；退火。本发明采用混合键合方法，将对界面平坦度的要求转化为对金属突起和凹陷的控制，大大降低了混合键合的工艺难度，采用当前集成电路制造工艺就可以规模化制造符合混合键合要求的晶圆，大幅降低了生产成本，提高了生产效率。
-
公开(公告)号：CN105006441A
公开(公告)日：2015-10-28
申请号：CN201510354748.6
申请日：2015-06-24
申请人： 武汉新芯集成电路制造有限公司
IPC分类号： H01L21/603
CPC分类号： H01L24/80 , H01L2021/603 , H01L2224/80053 , H01L2924/37001
摘要： 本发明涉及一种高气压热退火混合键合方法。在常温常压环境下完成两个晶圆的预键合，得到预键合晶圆；在高气压环境下对预键合晶圆进行热退火，利用高气压条件抵消热退火中晶圆键合界面的热膨胀力，实现两晶圆稳定的键合。本发明可以削弱混合键合界面上金属和绝缘物质之间热膨胀系数的差异的影响，从而提高键合的成功率，同时提高混合键合技术在设计上的限制，例如：不需要考虑不同热膨胀系数材料在界面上的面积比。
-
公开(公告)号：CN104733381A
公开(公告)日：2015-06-24
申请号：CN201510150621.2
申请日：2015-03-31
申请人： 武汉新芯集成电路制造有限公司
IPC分类号： H01L21/768
摘要： 本发明涉及半导体制造技术领域，尤其涉及一种晶圆硅穿孔互连工艺，可以在三维集成晶圆内部实现互连，从而无需通过额外的工艺制作再分布互连层，进而缩短了金属连线的长度，降低了电路延迟。
-
公开(公告)号：CN104681537A
公开(公告)日：2015-06-03
申请号：CN201510005398.2
申请日：2015-01-06
申请人： 武汉新芯集成电路制造有限公司
IPC分类号： H01L23/522 , H01L21/768
摘要： 本发明揭示了一种三维堆叠封装芯片中的变压器，包括：第一晶圆，包括第一衬底以及位于所述第一衬底一侧的第一电介质层，所述第一电介质层内形成有一第一电感线圈；第二晶圆，包括第二衬底以及位于所述第二衬底一侧的第二电介质层，所述第二电介质层内形成有一第二电感线圈；所述第一晶圆与所述第二晶圆键合在一起，其中，所述第一电介质层背离所述第一衬底的一侧与所述第二电介质层背离所述第二衬底的一侧相键合，所述第一电感线圈与所述第二电感线圈相对设置。本发明同时提高一种上述电感线圈的制备方法。在上述电感线圈中，能够在不影响电感线圈的自电感的前提下，增加变压器的共振频率。
-
公开(公告)号：CN104269375A
公开(公告)日：2015-01-07
申请号：CN201410469021.8
申请日：2014-09-15
申请人： 武汉新芯集成电路制造有限公司
IPC分类号： H01L21/71
CPC分类号： H01L23/5227 , H01L21/3212 , H01L21/32133 , H01L21/76802 , H01L21/76877 , H01L23/5223 , H01L23/53209 , H01L23/53257 , H01L28/10 , H01L28/40 , H01L28/60 , H01L2924/0002 , H01L21/822 , H01L2924/00
摘要： 本发明涉及半导体制造技术领域，尤其涉及一种立体集成电感电容结构的制备方法，可以实现三维立体结构的电感电容，通过制备顶部金属导线与底部金属导线互联形成以磁芯为中心单方向绕行的立体螺旋状的电感线圈，可以在相对较小的空间中同时获取电容电感，降低了电容电感的制作成本，同时也极大的提高了电感磁通量以增加电感值并降低涡旋电流，并提高品质因数Q值以及电感线圈的性能。
-
-
-
-
-
-
-
-
-
搜索结果
67 条记录 (耗时 0.061 秒)
