-
公开(公告)号：CN119790352A
公开(公告)日：2025-04-08
申请号：CN202380062940.0
申请日：2023-11-17
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 技术问题在于提供一种能够可靠地识别半导体基板的标记的半导体装置的制造方法以及半导体基板。作为解决手段，本实施方式的半导体装置的制造方法，形成第一标记(10)，该第一标记(10)从与SiC基板的第一面大致垂直的第一方向凹陷，在第一面中由在与第一方向正交的第二方向上延伸的第一边及第三边、和在与第一方向及第二方向正交的第三方向上延伸的第二边及第四边包围，在第一边具有在从第一边朝向该第一边的对边即第三边的第三方向上凹陷的至少1个凹图案。在SiC基板的第一标记(10)上使SiC层外延生长。
-
Patent Agency Ranking
公开(公告)号：CN119948599A
公开(公告)日：2025-05-06
申请号：CN202480004025.0
申请日：2024-04-03
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Inventor： 清泽努
IPC: H01L21/205 , H10D30/01 , H10D30/60 , H10D62/832 , H10D62/834
Abstract: 实施方式的半导体装置具备下述工序：通过外延生长法在第一碳化硅层上形成第二碳化硅层的工序，所述第二碳化硅层的第一导电型杂质浓度比第一碳化硅层低，第一导电型杂质浓度为1×1014atoms/cm3以上且1×1017atoms/cm3以下，膜厚为0.001μm以上且0.1μm以下；通过外延生长法在第二碳化硅层上形成第三碳化硅层的工序，所述第三碳化硅层的第一导电型杂质浓度为5×1017atoms/cm3以上且小于1×1020atoms/cm3，膜厚为0.5μm以上且20μm以下；通过外延生长法在第三碳化硅层上形成第四碳化硅层的工序，所述第四碳化硅层的第一导电型杂质浓度比第三碳化硅层低；以及进行第一碳化硅层、第二碳化硅层、第三碳化硅层以及第四碳化硅层的热处理的工序。
-
公开(公告)号：CN119908178A
公开(公告)日：2025-04-29
申请号：CN202480004024.6
申请日：2024-04-03
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Inventor： 清泽努
Abstract: 本发明涉及一种半导体装置的制造方法，其具备下述工序：在第一导电型的第一碳化硅层的上表面的第一区域形成第二碳化硅层的工序，所述第二碳化硅层的第一导电型杂质密度与第一碳化硅层不同，且具有第一膜厚D2；在上表面的第二区域形成第二导电型的具有膜厚D4的第三碳化硅层的工序；在第一碳化硅层之上形成第四碳化硅层的工序，所述第四碳化硅层的第一导电型杂质浓度比第二碳化硅层低，且具有膜厚D1；对形成了第四碳化硅层之后的、从第一碳化硅层向第四碳化硅层的方向上的第二碳化硅层的第二膜厚D3以及第四碳化硅层的膜厚D1进行测定的工序；以及基于第四碳化硅层的膜厚D1、第二碳化硅层的第一膜厚D2、第二膜厚D3以及第三碳化硅层的膜厚D4，形成贯通第四碳化硅层并到达第三碳化硅层的规定深度的沟槽的工序。
-
公开(公告)号：CN118712228A
公开(公告)日：2024-09-27
申请号：CN202310731615.0
申请日：2023-06-20
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Inventor： 清泽努
IPC: H01L29/78 , H01L21/336 , H01L29/423 , H01L29/16
Abstract: 本发明的实施方式涉及半导体装置及半导体装置的制造方法。实施方式的半导体装置具有：第一电极；第二电极；碳化硅层，包含第一导电型的第一碳化硅区域、第二导电型的第二碳化硅区域、第一导电型的第三碳化硅区域和第一区域与第二区域之间的第二导电型的第四碳化硅区域，该第一导电型的第一碳化硅区域包含第一区域、第一导电型杂质浓度比第一区域高的第二区域和设置于第二区域与第一电极之间的第三区域；栅极电极，设置于碳化硅层之中；以及栅极绝缘层，第二区域具有第一部分和第二部分，第二部分设置于第一部分与栅极绝缘层之间，第二部分的第一导电型杂质浓度低于第一部分的第一导电型杂质浓度。
-
公开(公告)号：CN119744435A
公开(公告)日：2025-04-01
申请号：CN202480003731.3
申请日：2024-02-20
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Inventor： 清泽努
IPC: H01L21/205 , C30B25/20 , C30B29/36
Abstract: 碳化硅外延晶片的制造方法具备以下工序：在碳化硅晶片上，使碳化硅以0.5μm/h以上且2μm/h以下的第1生长速度外延生长，形成膜厚为1nm以上且100nm以下且凸点密度为第1密度的第1碳化硅层的工序；在上述第1碳化硅层上，使碳化硅以大于2μm/h且为100μm/h以下的第2生长速度外延生长，形成膜厚为4μm以上且100μm以下且凸点密度为比上述第1密度低的第2密度的第2碳化硅层的工序。
-
公开(公告)号：CN118692989A
公开(公告)日：2024-09-24
申请号：CN202310731602.3
申请日：2023-06-20
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Inventor： 清泽努
IPC: H01L21/78 , H01L23/544
Abstract: 本发明的实施方式涉及半导体装置及半导体装置的制造方法。实施方式的半导体装置具备设备区域和包围设备区域的切割区域，设备区域包含第一电极、第二电极以及至少一部分设于第一电极与第二电极之间且具有第一电极侧的第一面和第二电极侧的第二面的碳化硅层，切割区域包含具有第一面和第二面的碳化硅层，设备区域的从第二面到第一面为止的、第二面的法线方向上的第一最大距离大于切割区域的从第二面到第一面为止的、法线方向上的第二最大距离。
-
-
-
-
-
Search Results
6
records
(took 0.026 seconds)
