公开(公告)号：CN113053994B

公开(公告)日：2025-03-11

申请号：CN202010798546.1

申请日：2020-08-11

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 岸本裕幸 ,  加藤浩朗 ,  西口俊史 ,  下村纱矢 ,  富田幸太

IPC: H10D62/10 ,  H10D64/00 ,  H10D30/60 ,  H10D30/01

Abstract: 实施方式涉及半导体装置及其制造方法。半导体装置具备：半导体部、设置于半导体部的背面上的第一电极、设置于半导体部的表面上的第二电极、以及控制电极，在半导体部与第二电极之间配置于设置于半导体部的沟槽的内部，通过第一绝缘膜与半导体部电绝缘，通过第二绝缘膜与第二电极电绝缘。控制电极包括设置于从第一绝缘膜以及第二绝缘膜分离的位置的第三绝缘膜。半导体部包括第一导电型的第一半导体层、第二导电型的第二半导体层、以及第一导电型的第三半导体层。第一层在第一电极与第二电极之间延伸。第二层设置于第一层与第二电极之间。第三层选择性地设置于第二层与第二电极之间。

公开(公告)号：CN119545872A

公开(公告)日：2025-02-28

申请号：CN202411735025.6

申请日：2020-08-11

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 岸本裕幸 ,  加藤浩朗 ,  西口俊史 ,  下村纱矢 ,  富田幸太

IPC: H10D62/10 ,  H10D64/00 ,  H10D30/63 ,  H10D30/01

Abstract: 实施方式涉及半导体装置及其制造方法。半导体装置具备：半导体部、设置于半导体部的背面上的第一电极、设置于半导体部的表面上的第二电极、以及控制电极，在半导体部与第二电极之间配置于设置于半导体部的沟槽的内部，通过第一绝缘膜与半导体部电绝缘，通过第二绝缘膜与第二电极电绝缘。控制电极包括设置于从第一绝缘膜以及第二绝缘膜分离的位置的第三绝缘膜。半导体部包括第一导电型的第一半导体层、第二导电型的第二半导体层、以及第一导电型的第三半导体层。第一层在第一电极与第二电极之间延伸。第二层设置于第一层与第二电极之间。第三层选择性地设置于第二层与第二电极之间。

公开(公告)号：CN116632063A

公开(公告)日：2023-08-22

申请号：CN202210781346.4

申请日：2022-07-04

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 安武拓哉 ,  加藤浩朗 ,  川井博文 ,  岸本裕幸

IPC: H01L29/78 ,  H01L29/423

Abstract: 根据一实施方式半导体装置具备：第一电极；第一导电型的第一半导体区域；第二导电型的第二半导体区域；第一导电型的第三半导体区域；第一导电部；第一栅极电极；第二导电部；第二栅极电极；第一连接部；以及第二电极。第一导电部隔着第一绝缘部设于第一半导体区域之中。第一栅极电极在与第一方向垂直的第二方向上与第二半导体区域面对，第一方向是从第一电极朝向第一半导体区域的方向。第二导电部隔着第二绝缘部设于第一半导体区域之中。第二栅极电极在第二方向上与第二半导体区域面对。第一连接部设于比第二半导体区域以及第三半导体区域靠上方的位置，与第一栅极电极以及第二栅极电极相接。第二电极设于第二半导体区域以及第三半导体区域之上。

公开(公告)号：CN119325271A

公开(公告)日：2025-01-17

申请号：CN202410053680.7

申请日：2024-01-15

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 斋藤彪我 ,  川井博文 ,  下村纱矢 ,  岸本裕幸 ,  安武拓哉 ,  加藤浩朗 ,  宫下桂 ,  根本宏树

IPC: H10D64/27 ,  H10D64/00 ,  H10D62/17 ,  H10D30/60 ,  H10D12/00

Abstract: 实施方式涉及半导体装置。沟槽构造部具有：场板电极；第一绝缘膜，其设于场板电极与半导体层之间；第二绝缘膜，其设于场板电极上，向比第一绝缘膜靠近半导体层的第一面的一侧延伸突出；以及栅极电极，其具有设于第二绝缘膜上的第一部分和设于第一绝缘膜上且比第一部分厚的第二部分。栅极接触部从栅极配线层向第二部分延伸突出而与第二部分相接，且不位于第一部分与栅极配线层之间。在第二方向上，第一部分位于栅极接触部与第二部分相接的下端部的相邻处。

公开(公告)号：CN113053994A

公开(公告)日：2021-06-29

申请号：CN202010798546.1

申请日：2020-08-11

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 岸本裕幸 ,  加藤浩朗 ,  西口俊史 ,  下村纱矢 ,  富田幸太

IPC: H01L29/06 ,  H01L29/40 ,  H01L29/78 ,  H01L21/336

Abstract: 实施方式涉及半导体装置及其制造方法。半导体装置具备：半导体部、设置于半导体部的背面上的第一电极、设置于半导体部的表面上的第二电极、以及控制电极，在半导体部与第二电极之间配置于设置于半导体部的沟槽的内部，通过第一绝缘膜与半导体部电绝缘，通过第二绝缘膜与第二电极电绝缘。控制电极包括设置于从第一绝缘膜以及第二绝缘膜分离的位置的第三绝缘膜。半导体部包括第一导电型的第一半导体层、第二导电型的第二半导体层、以及第一导电型的第三半导体层。第一层在第一电极与第二电极之间延伸。第二层设置于第一层与第二电极之间。第三层选择性地设置于第二层与第二电极之间。