-
公开(公告)号：CN1540759A
公开(公告)日：2004-10-27
申请号：CN200410003680.9
申请日：2004-02-05
Applicant: 株式会社东芝
IPC: H01L27/105 , H01L27/115 , H01L29/78 , H01L29/788 , H01L23/52
CPC classification number: H01L27/11526 , G11C16/0433 , G11C16/10 , H01L27/105 , H01L27/115 , H01L27/11521 , H01L27/11546 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体存储器件包括多个存储单元(MC)，多个局部位线(LBL)，全局位线(WGBL，RGBL)，第一开关元件(SEL)，和保持电路(60)。存储单元(MC)包括第一(MT)和第二MOS晶体管(ST)。第一MOS晶体管(MT)具有电荷积聚层(150)和控制栅极(170)。第二MOS晶体管(ST)具有连接到第一MOS晶体管(MT)的电流通路的一端的其电流通路的一端。局部位线(LBL)连接第一MOS晶体管(MT)的电流通路的另一端。第一开关元件(SEL)在局部位线(LBL)和全局位线(WGBL，RGBL)之间连接。保持电路(60)连接到全局位线(WGBL，RGBL)，并且保存待写入到存储单元(MC)中的数据。
-
Patent Agency Ranking
公开(公告)号：CN100382325C
公开(公告)日：2008-04-16
申请号：CN200510056372.7
申请日：2005-03-18
Applicant: 株式会社东芝
IPC: H01L27/115 , G11C16/02 , H01L21/8247
CPC classification number: H01L27/11524 , G11C11/005 , G11C16/0433 , G11C16/0483 , G11C16/08 , G11C16/20 , H01L27/105 , H01L27/115 , H01L27/11517 , H01L27/11521 , H01L27/11526 , H01L27/11546
Abstract: 本发明提供一种能抑制制造成本且承载有多个半导体存储器的半导体集成电路器件。该半导体集成电路器件包括：含有第一、第二选择晶体管和在上述第一、第二选择晶体管之间串联连接的多个第一存储单元晶体管的第一非易失性半导体存储器；含有串联连接的第三选择晶体管和第二存储单元晶体管的第二非易失性半导体存储器。第一、第二存储单元晶体管分别具备的第一、第二栅绝缘膜(603)具有相同的厚度；上述第一、第二浮置栅极(604)具有相同的厚度；上述第一、第二栅极间绝缘膜(605)具有相同的厚度；上述第一、第二控制栅极(606)具有相同的厚度。
-
公开(公告)号：CN1306616C
公开(公告)日：2007-03-21
申请号：CN200410003680.9
申请日：2004-02-05
Applicant: 株式会社东芝
IPC: H01L27/105 , H01L27/115 , H01L29/78 , H01L29/788 , H01L23/52
CPC classification number: H01L27/11526 , G11C16/0433 , G11C16/10 , H01L27/105 , H01L27/115 , H01L27/11521 , H01L27/11546 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体存储器件包括多个存储单元(MC)，多个局部位线(LBL)，全局位线(WGBL，RGBL)，第一开关元件(SEL)，和保持电路(60)。存储单元(MC)包括第一(MT)和第二MOS晶体管(ST)。第一MOS晶体管(MT)具有电荷积聚层(150)和控制栅极(170)。第二MOS晶体管(ST)具有连接到第一MOS晶体管(MT)的电流通路的一端的其电流通路的一端。局部位线(LBL)连接第一MOS晶体管(MT)的电流通路的另一端。第一开关元件(SEL)在局部位线(LBL)和全局位线(WGBL，RGBL)之间连接。保持电路(60)连接到全局位线(WGBL，RGBL)，并且保存待写入到存储单元(MC)中的数据。
-
公开(公告)号：CN1670959A
公开(公告)日：2005-09-21
申请号：CN200510056372.7
申请日：2005-03-18
Applicant: 株式会社东芝
CPC classification number: H01L27/11524 , G11C11/005 , G11C16/0433 , G11C16/0483 , G11C16/08 , G11C16/20 , H01L27/105 , H01L27/115 , H01L27/11517 , H01L27/11521 , H01L27/11526 , H01L27/11546
Abstract: 本发明提供一种能抑制制造成本且承载有多个半导体存储器的半导体集成电路器件。该半导体集成电路器件包括：含有第一、第二选择晶体管和在上述第一、第二选择晶体管之间串联连接的多个第一存储单元晶体管的第一非易失性半导体存储器；含有串联连接的第三选择晶体管和第二存储单元晶体管的第二非易失性半导体存储器。第一、第二存储单元晶体管分别具备的第一、第二栅绝缘膜(603)具有相同的厚度；上述第一、第二浮置栅极(604)具有相同的厚度；上述第一、第二栅极间绝缘膜(605)具有相同的厚度；上述第一、第二控制栅极(606)具有相同的厚度。
-
公开(公告)号：CN1201398C
公开(公告)日：2005-05-11
申请号：CN02124940.7
申请日：2002-06-26
Applicant: 株式会社东芝
Inventor： 长谷川武裕
IPC: H01L27/10
CPC classification number: H01L23/5258 , G11C17/18 , G11C29/802 , H01L23/5256 , H01L24/02 , H01L24/10 , H01L2224/0401 , H01L2224/16 , H01L2924/09701 , H01L2924/12042 , H01L2924/14 , H01L2924/1433 , H01L2924/15174 , H01L2924/15311 , H01L2924/00
Abstract: 一种半导体芯片，包括：在芯片表面上配置的逻辑电路部；在上述芯片表面上配置的、具有用于缺陷单元补救的冗余存储单元的至少一个宏存储部；上述芯片表面上的、在上述逻辑电路部和上述宏存储部的外周配置的电极焊盘列；以及上述芯片表面上的存储上述缺陷单元的地址的至少一个熔丝元件组，其配置在上述宏存储部和上述电极焊盘列的外侧的、沿该芯片的任一边的区域上。
-
公开(公告)号：CN1393932A
公开(公告)日：2003-01-29
申请号：CN02124940.7
申请日：2002-06-26
Applicant: 株式会社东芝
Inventor： 长谷川武裕
IPC: H01L27/10
CPC classification number: H01L23/5258 , G11C17/18 , G11C29/802 , H01L23/5256 , H01L24/02 , H01L24/10 , H01L2224/0401 , H01L2224/16 , H01L2924/09701 , H01L2924/12042 , H01L2924/14 , H01L2924/1433 , H01L2924/15174 , H01L2924/15311 , H01L2924/00
Abstract: 一种半导体芯片，包括：在芯片表面上配置的逻辑电路部；在上述芯片表面上配置的、具有用于缺陷单元补救的冗余存储单元的至少一个宏存储部；上述芯片表面上的、在上述逻辑电路部和上述宏存储部的外周配置的电极焊盘列；以及上述芯片表面上的存储上述缺陷单元的地址的至少一个熔丝元件组，其配置在上述宏存储部和上述电极焊盘列的外侧的、沿该芯片的任一边的区域上。
-
-
-
-
-
Search Results
6
records
(took 0.022 seconds)
