-
公开(公告)号：CN1499629A
公开(公告)日：2004-05-26
申请号：CN200310115612.7
申请日：2003-11-10
Applicant: 松下电器产业株式会社
Inventor： 小松茂行
IPC: H01L23/552 , H01L23/00
CPC classification number: H01L24/05 , H01L21/761 , H01L23/5286 , H01L23/552 , H01L2224/02166 , H01L2224/05093 , H01L2224/05096 , H01L2224/05556 , H01L2924/00014 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01014 , H01L2924/01015 , H01L2924/01033 , H01L2924/01039 , H01L2924/01076 , H01L2924/05042 , H01L2924/14 , H01L2924/19041 , H01L2924/19043 , H01L2924/30105 , H01L2924/3011
Abstract: 根据本发明的一种半导体装置，在半导体衬底上设置一层电绝缘体。在所述层中设置具有暴露到层表面的一部分的连接极板。在半导体衬底上设置有跨过电绝缘体与连接极板相对的晶体管结构。该晶体管结构包括沿层的厚度方向跨过绝缘体与连接极板相对的多晶硅栅，以及在形成多晶硅栅的平面上在多晶硅栅的各个相对的侧边缘外侧处设置的扩散区。因此，根据本发明，在I/O之间的电源噪声被吸收了，特别是对于EMI和EMS具有极好的效果。
-
公开(公告)号：CN102971640A
公开(公告)日：2013-03-13
申请号：CN201180033356.X
申请日：2011-06-30
Applicant: 松下电器产业株式会社
CPC classification number: G01R33/02 , G01R33/0023 , G01R33/07 , G01R33/072 , G06F17/00 , H01L27/22
Abstract: 磁场检测微型计算机（19）具备：磁场检测元件（10）；差动放大器（11）；电压可变电路（13），生成可变的基准电压；比较器（12），将差动放大器（11）的输出与基准电压比较；寄存器（4B），将电压控制值向上述电压可变电路输出；ROM（16），将磁场强度与上述电压控制值对应起来预先存储为第1表；CPU（15），对寄存器（4B）设定电压控制值，根据上述比较器（12）的比较结果及上述第1表，判断是否有与该电压控制值对应的磁场强度。
-
公开(公告)号：CN101325189A
公开(公告)日：2008-12-17
申请号：CN200810132555.6
申请日：2005-03-15
Applicant: 松下电器产业株式会社
Inventor： 小松茂行
IPC: H01L23/485 , H01L23/544
CPC classification number: H01L21/823871 , G01R31/2884 , H01L21/823475 , H01L22/32 , H01L24/05 , H01L24/06 , H01L27/02 , H01L27/0207 , H01L2224/02166 , H01L2224/04042 , H01L2224/05093 , H01L2224/05096 , H01L2224/05552 , H01L2224/05553 , H01L2224/05554 , H01L2224/05556 , H01L2224/0603 , H01L2924/00014 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01015 , H01L2924/01033 , H01L2924/01079 , H01L2924/01082 , H01L2924/14 , H01L2924/19043
Abstract: 本发明提供了一种在焊块以下的功能器件不会受到应力损害的情况下可以减小尺寸的半导体器件。该半导体器件具有作为用于外部连接端子的多个连接焊块，该连接焊块位于半导体衬底主表面上部的顶层中，并且多个布线焊块位于半导体衬底和连接焊块之间的内层中，各布线焊块与各连接焊块一一对应，其中在重叠区域中，即在从半导体衬底主表面观察时，至少一个布线焊块与连接焊块重叠的部分中，布线焊块的电势等于连接焊块的电势；连接焊块为可同时适用于探针测试和组装的双重用途焊块，该双重用途焊块的形状既与组装匹配又与探针连接相匹配；在重叠区域中布线焊块与形成在半导体衬底中的晶体管漏极连接，并且重叠区域的形状基本与连接焊块的形状相同。
-
公开(公告)号：CN1319166C
公开(公告)日：2007-05-30
申请号：CN200310115612.7
申请日：2003-11-10
Applicant: 松下电器产业株式会社
Inventor： 小松茂行
IPC: H01L23/552 , H01L23/00
CPC classification number: H01L24/05 , H01L21/761 , H01L23/5286 , H01L23/552 , H01L2224/02166 , H01L2224/05093 , H01L2224/05096 , H01L2224/05556 , H01L2924/00014 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01014 , H01L2924/01015 , H01L2924/01033 , H01L2924/01039 , H01L2924/01076 , H01L2924/05042 , H01L2924/14 , H01L2924/19041 , H01L2924/19043 , H01L2924/30105 , H01L2924/3011
Abstract: 根据本发明的一种半导体装置，在半导体衬底上设置一层电绝缘体。在所述层中设置具有暴露到层表面的一部分的连接极板。在半导体衬底上设置有跨过电绝缘体与连接极板相对的晶体管结构。该晶体管结构包括沿层的厚度方向跨过绝缘体与连接极板相对的多晶硅栅，以及在形成多晶硅栅的平面上在多晶硅栅的各个相对的侧边缘外侧处设置的扩散区。因此，根据本发明，在I/O之间的电源噪声被吸收了，特别是对于EMI和EMS具有极好的效果。
-
Patent Agency Ranking
公开(公告)号：CN1953181A
公开(公告)日：2007-04-25
申请号：CN200610132018.2
申请日：2006-10-19
Applicant: 松下电器产业株式会社
IPC: H01L27/06
CPC classification number: H03M1/0827 , H03M1/468 , H03M1/68 , H03M1/785 , H03M1/804
Abstract: 本发明提供一种模拟数字转换器，在半导体基板(200)上，形成有具有P沟道晶体管(104a)的模拟开关。在模拟开关的上层，在与模拟开关重叠的区域形成梳形电极(401、402、501、502)，构成电容器。由此，可降低模拟数字转换器在半导体基板上所占的面积。而且，实现模拟数字转换器的高精度化。
-
公开(公告)号：CN1953181B
公开(公告)日：2010-10-13
申请号：CN200610132018.2
申请日：2006-10-19
Applicant: 松下电器产业株式会社
IPC: H01L27/06
CPC classification number: H03M1/0827 , H03M1/468 , H03M1/68 , H03M1/785 , H03M1/804
Abstract: 本发明提供一种模拟数字转换器，在半导体基板(200)上，形成有具有P沟道晶体管(104a)的模拟开关。在模拟开关的上层，在与模拟开关重叠的区域形成梳形电极(401、402、501、502)，构成电容器。由此，可降低模拟数字转换器在半导体基板上所占的面积。而且，实现模拟数字转换器的高精度化。
-
公开(公告)号：CN100589244C
公开(公告)日：2010-02-10
申请号：CN200810132555.6
申请日：2005-03-15
Applicant: 松下电器产业株式会社
Inventor： 小松茂行
IPC: H01L23/485 , H01L23/544
CPC classification number: H01L21/823871 , G01R31/2884 , H01L21/823475 , H01L22/32 , H01L24/05 , H01L24/06 , H01L27/02 , H01L27/0207 , H01L2224/02166 , H01L2224/04042 , H01L2224/05093 , H01L2224/05096 , H01L2224/05552 , H01L2224/05553 , H01L2224/05554 , H01L2224/05556 , H01L2224/0603 , H01L2924/00014 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01015 , H01L2924/01033 , H01L2924/01079 , H01L2924/01082 , H01L2924/14 , H01L2924/19043
Abstract: 本发明提供了一种在焊块以下的功能器件不会受到应力损害的情况下可以减小尺寸的半导体器件。该半导体器件具有作为用于外部连接端子的多个连接焊块，该连接焊块位于半导体衬底主表面上部的顶层中，并且多个布线焊块位于半导体衬底和连接焊块之间的内层中，各布线焊块与各连接焊块一一对应，其中在重叠区域中，即在从半导体衬底主表面观察时，至少一个布线焊块与连接焊块重叠的部分中，布线焊块的电势等于连接焊块的电势；连接焊块为可同时适用于探针测试和组装的双重用途焊块，该双重用途焊块的形状既与组装匹配又与探针连接相匹配；在重叠区域中布线焊块与形成在半导体衬底中的晶体管漏极连接，并且重叠区域的形状基本与连接焊块的形状相同。
-
公开(公告)号：CN100449734C
公开(公告)日：2009-01-07
申请号：CN200580008408.2
申请日：2005-03-15
Applicant: 松下电器产业株式会社
Inventor： 小松茂行
IPC: H01L21/822 , G01R31/28 , H01L21/3205 , H01L21/60 , H01L21/82 , H01L27/04
CPC classification number: H01L21/823871 , G01R31/2884 , H01L21/823475 , H01L22/32 , H01L24/05 , H01L24/06 , H01L27/02 , H01L27/0207 , H01L2224/02166 , H01L2224/04042 , H01L2224/05093 , H01L2224/05096 , H01L2224/05552 , H01L2224/05553 , H01L2224/05554 , H01L2224/05556 , H01L2224/0603 , H01L2924/00014 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01015 , H01L2924/01033 , H01L2924/01079 , H01L2924/01082 , H01L2924/14 , H01L2924/19043
Abstract: 本发明提供了一种在焊块以下的功能器件不会受到应力损害的情况下可以减小尺寸的半导体器件。该半导体器件具有多个位于半导体衬底上部用作外部连接端子的焊块。在半导体衬底的主表面上部的第一区域中设置既可用于探针测试又可用于组装的多个双重用途焊块，该第一区域在探针测试期间允许探针施加压力，并在半导体衬底的主表面上部的第二区域中设置不可用于探针测试的多个组装焊块，该第二区域在探针测试期间不允许探针施加压力。
-
公开(公告)号：CN1934698A
公开(公告)日：2007-03-21
申请号：CN200580008408.2
申请日：2005-03-15
Applicant: 松下电器产业株式会社
Inventor： 小松茂行
IPC: H01L21/822 , G01R31/28 , H01L21/3205 , H01L21/60 , H01L21/82 , H01L27/04
CPC classification number: H01L21/823871 , G01R31/2884 , H01L21/823475 , H01L22/32 , H01L24/05 , H01L24/06 , H01L27/02 , H01L27/0207 , H01L2224/02166 , H01L2224/04042 , H01L2224/05093 , H01L2224/05096 , H01L2224/05552 , H01L2224/05553 , H01L2224/05554 , H01L2224/05556 , H01L2224/0603 , H01L2924/00014 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01015 , H01L2924/01033 , H01L2924/01079 , H01L2924/01082 , H01L2924/14 , H01L2924/19043
Abstract: 本发明提供了一种在焊块以下的功能器件不会受到应力损害的情况下可以减小尺寸的半导体器件。该半导体器件具有多个位于半导体衬底上部用作外部连接端子的焊块。在半导体衬底的主表面上部的第一区域中设置既可用于探针测试又可用于组装的多个双重用途焊块，该第一区域在探针测试期间允许探针施加压力，并在半导体衬底的主表面上部的第二区域中设置不可用于探针测试的多个组装焊块，该第二区域在探针测试期间不允许探针施加压力。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.058 seconds)
