-
公开(公告)号：CN104851868B
公开(公告)日：2017-08-11
申请号：CN201410051473.4
申请日：2014-02-14
Applicant: 恒劲科技股份有限公司
IPC: H01L23/498 , H01L23/28 , H01L21/60 , H01L21/56
CPC classification number: H01L2224/16225
Abstract: 一种封装装置，其包括一第一导线层、一金属层、一第一介电层、一第二导线层、一导柱层、一被动元件、一第一封胶层、一第三导线层以及一防焊层。第一导线层具有相对的一第一表面与一第二表面。金属层设置于第一导线层的第一表面上。第一介电层设置于第一导线层上与第一导线层的部分区域内。第二导线层设置于第一导线层与第一介电层上。导柱层设置于第二导线层上，并且与第二导线层形成一凹型结构。被动元件设置并电连结于凹型结构内的第二导线层上。第一封胶层设置于第二导线层与导柱层的部分区域内，并且包覆被动元件，其中第一封胶层不露出于导柱层的一端。第三导线层设置于第一封胶层与导柱层的一端上。防焊层设置于第一封胶层与第三导线层上。
-
公开(公告)号：CN111106096B
公开(公告)日：2024-01-05
申请号：CN201811254743.6
申请日：2018-10-26
Applicant: 恒劲科技股份有限公司
IPC: H01L25/065 , H01L23/367 , H01L23/31 , H01L21/50
Abstract: 一种半导体封装结构，包括一线路增层基板、一芯片、多个导电柱、一模封层及至少一内存模块；线路增层基板包括第一表面及第二表面，分别暴露出多个覆晶焊垫、多个第一焊垫及多个第二焊垫；芯片的第一面与这些覆晶焊垫电性连接；导电柱设于线路增层基板的第一表面，并分别与对应的第一焊垫电性连接；模封层设于线路增层基板的第一表面，且覆盖芯片及导电柱；芯片的第二面及各导电柱的第一端是暴露于模封层；内存模块设于模封层上，并与暴露于模封层的导电柱的第一端电性连接。本发明提供一种半导体封装结构及其制作方法，能够增加芯片的散热能力以及避免因导电线路良率问题而造成芯片的陪葬耗损。
-
公开(公告)号：CN110459521B
公开(公告)日：2022-04-05
申请号：CN201810825294.X
申请日：2018-07-25
Applicant: 恒劲科技股份有限公司
IPC: H01L23/498 , H01L23/31
Abstract: 本发明公开一种覆晶封装基板和电子封装件，覆晶封装基板通过于其线路结构的其中一侧上设置强化结构，以增加该覆晶封装基板的刚性强度，故该覆晶封装基板作为大尺寸封装时，该覆晶封装基板即可具有良好的刚性，可避免电子封装件发生弯翘。
-
公开(公告)号：CN107799424A
公开(公告)日：2018-03-13
申请号：CN201610807073.0
申请日：2016-09-07
Applicant: 恒劲科技股份有限公司
CPC classification number: H01L2224/18 , H01L21/50 , H01L21/568 , H01L24/83 , H01L2224/83005 , H01L2224/838
Abstract: 本发明揭示一种内埋式线路封装的方法，其步骤包含：提供一载板；设置一内埋元件于载板上；形成数个导柱于内埋元件的两侧；电镀一第一导线层于内埋元件上；形成一图案化第一介电层包覆导柱、内埋元件及第一导线层并显露出部分第一导线层与导柱的一端面；电镀一第二导线层于自图案化第一介电层显露出的第一导线层及该些导柱上；形成一第二介电层包覆第二导线层并显露出第二导线层的端面；形成一第三导线层于显露于第二介电层外的第二导线层端面上；形成一第三介电层包覆第三导线层；移除载板而露出该些导柱的另ㄧ端面。由于本发明的封装方法以电镀取代焊接接合，使整个芯片模块电阻值大幅降低，因而可提升其效能及稳定性。
-
公开(公告)号：CN104851847B
公开(公告)日：2017-09-08
申请号：CN201410052046.8
申请日：2014-02-14
Applicant: 恒劲科技股份有限公司
IPC: H01L23/31 , H01L23/485 , H01L21/60 , H01L21/56
Abstract: 一种封装装置，其包括一第一导线层、一金属层、介电层、一导柱层、黏胶层、一被动元件、一第一封胶层、一第二导线层以及一防焊层。第一导线层具有相对的一第一表面与一第二表面。金属层设置于第一导线层的第一表面上。介电层设置于第一导线层的部分区域内。导柱层设置于第一导线层的第二表面上，并且与第一导线层形成一凹型结构。黏胶层设置于凹型结构内的第一导线层与介电层上。被动元件设置于凹型结构内的黏胶层上。第一封胶层设置于导柱层的部分区域内，并且包覆被动元件，其中第一封胶层不露出于导柱层的一端。第二导线层设置于第一封胶层、导柱层的一端与被动元件上。防焊层设置于第一封胶层与第二导线层上。
-
Patent Agency Ranking
公开(公告)号：CN106941101A
公开(公告)日：2017-07-11
申请号：CN201610004607.6
申请日：2016-01-05
Applicant: 恒劲科技股份有限公司
Abstract: 本发明公开了一种封装基板及其制作方法。该封装基板包括：一导线层，包含至少一金属走线；一导电连接单元，位于该导线层上；一电路晶片，具有至少一外接脚垫，并设置于该导电连接单元上；以及一铸模化合物层，包覆该导线层、该导电连接单元及该电路晶片；其中，该导电连接单元用以连接该至少一外接脚垫的其中一个与该至少一金属走线的其中一个。
-
公开(公告)号：CN105789170A
公开(公告)日：2016-07-20
申请号：CN201410826347.1
申请日：2014-12-26
Applicant: 恒劲科技股份有限公司
IPC: H01L23/498 , H01L23/13
Abstract: 本发明提供了一种封装堆栈结构，其包括：第一基板、设于该第一基板上并电性连接该第一基板的第一电子组件、以及设于该第一基板上并遮盖该第一电子组件的第二基板，且该第二基板具有开口，使该第一电子组件的位置对应该开口的位置，使该第一电子组件不会受该第二基板碰撞而位移，以减少良率损失，而该开口的设计也具有方便对位的功能，可使封装制程更为方便简单，再者，还能降低该封装堆栈结构的整体结构高度，以符合薄化的需求。
-
公开(公告)号：CN115020243A
公开(公告)日：2022-09-06
申请号：CN202210145180.7
申请日：2022-02-17
Applicant: 恒劲科技股份有限公司
IPC: H01L21/48 , H01L23/498
Abstract: 一种中介基板及其制法，包括于无核心层线路结构的相对两侧配置导电柱及支撑件，并以绝缘层包覆该导电柱与该支撑件，以借由该支撑件与绝缘层的配置，使该中介基板的刚性符合需求，因而能有效抗翘曲及达到细间距线路的应用。
-
公开(公告)号：CN107768320A
公开(公告)日：2018-03-06
申请号：CN201610686258.0
申请日：2016-08-18
Applicant: 恒劲科技股份有限公司
IPC: H01L23/31 , H01L23/488 , H01L23/36 , H01L21/60
Abstract: 本发明公开一种电子封装件及其制法，该电子封装件包括绝缘层、嵌埋于该绝缘中的电子元件与导电凸块以及形成于该绝缘层上且电性连接该导电凸块的线路结构，避免使用已知封装基板的板体，以降低该电子封装件的整体厚度，满足轻薄化的需求。
-
公开(公告)号：CN107611098A
公开(公告)日：2018-01-19
申请号：CN201610546107.5
申请日：2016-07-12
Applicant: 恒劲科技股份有限公司
CPC classification number: H01L2224/18 , H01L2224/32245 , H01L2224/48247 , H01L2924/181 , H01L2924/18165 , H01L2924/00012
Abstract: 一种电子封装件及其制法，包括：绝缘层、嵌埋于该绝缘层中的电子元件、围绕于该电子元件周围的多个止挡块、以及位于该些止挡块周围的线路结构，其中该些止挡块位于该电子元件与该线路结构之间，以于形成该绝缘层时，通过该止挡块限制该电子元件的移动范围。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.036 seconds)
