-
公开(公告)号：CN113496983B
公开(公告)日：2024-12-24
申请号：CN202110285458.6
申请日：2021-03-17
Applicant: 恒劲科技股份有限公司
IPC: H01L23/498 , H01L21/48 , H01L21/50 , H01L21/56 , H01L21/66
Abstract: 一种半导体封装载板及其制法与半导体封装制程，包括：绝缘层与嵌埋于该绝缘层中相互叠设的线路层与导电柱所形成的薄型化线路结构、以及形成于该绝缘层上的支撑结构，且该支撑结构设有外露出该导电柱的穿孔，以于后续进行封装作业前，可先进行该封装载板的电性检测与筛选，以令后续封装作业不会误用到功能有瑕疵的封装载板，故能避免耗损功能正常的电子元件。
-
公开(公告)号：CN117995509A
公开(公告)日：2024-05-07
申请号：CN202311115117.X
申请日：2023-08-31
Applicant: 恒劲科技股份有限公司
IPC: H01F17/00 , H01F27/24 , H01F27/28 , H01F27/34 , H01F41/02 , H01F41/04 , H01F41/14 , H01F41/22 , H01F41/26 , H01L23/64 , H10N97/00
Abstract: 一种电感元件的核心结构及其制法，该制法包括于核心本体中嵌埋包含至少一导磁层的导磁体，且该核心本体于该导磁体周围形成多个供穿设线圈的孔槽，故利用IC载板工艺将该导磁体设计于该核心本体中，使该电感元件的整体尺寸厚度可大幅薄化，以利于采用该电感元件的产品微小化。
-
公开(公告)号：CN113496983A
公开(公告)日：2021-10-12
申请号：CN202110285458.6
申请日：2021-03-17
Applicant: 恒劲科技股份有限公司
IPC: H01L23/498 , H01L21/48 , H01L21/50 , H01L21/56 , H01L21/66
Abstract: 一种半导体封装载板及其制法与半导体封装制程，包括：绝缘层与嵌埋于该绝缘层中相互叠设的线路层与导电柱所形成的薄型化线路结构、以及形成于该绝缘层上的支撑结构，且该支撑结构设有外露出该导电柱的穿孔，以于后续进行封装作业前，可先进行该封装载板的电性检测与筛选，以令后续封装作业不会误用到功能有瑕疵的封装载板，故能避免耗损功能正常的电子元件。
-
公开(公告)号：CN112071821A
公开(公告)日：2020-12-11
申请号：CN202010449653.3
申请日：2020-05-25
Applicant: 恒劲科技股份有限公司
IPC: H01L23/498 , H01L21/48 , H01L23/31
Abstract: 一种半导体封装基板及其制法与电子封装件，该制法包括于线路结构上形成具有第一开孔与第二开孔的金属片，使该线路结构的第一焊垫外露于该第一开孔，该线路结构的第二焊垫外露于该第二开孔，且于该金属片上及该第二开孔中的孔壁上形成绝缘层，借由接地用的第一导电元件设于该第一开孔中时能接触该金属片与该第一焊垫，以令在信号传递中所产生的热能可利用该金属片及该第一导电元件进行散逸。
-
公开(公告)号：CN105304584B
公开(公告)日：2019-07-09
申请号：CN201410435878.8
申请日：2014-08-29
Applicant: 恒劲科技股份有限公司
Inventor： 周保宏
CPC classification number: H01L21/4857 , H01L23/13 , H01L23/49811 , H01L23/49822 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73204 , H01L2224/73265 , H01L2924/15311 , H01L2924/181 , H05K3/4007 , H05K3/4682 , H05K2201/10378 , H01L2924/00012 , H01L2924/00014 , H01L2924/00
Abstract: 本公开提供一种中介基板及其制造方法，该制造方法先提供具有第一线路层的一承载板，且该第一线路层上具有多个第一导电柱，再形成第一绝缘层于该承载板上，且该第一导电柱外露于该第一绝缘层，接着形成外接柱于各该第一导电柱上方，且该外接柱电性连接该第一导电柱，之后移除该承载板，通过形成无核心层的中介基板于该承载板上，所以于工艺中可省略通孔工艺，以降低整体工艺的成本，且工艺简易。
-
Patent Agency Ranking
公开(公告)号：CN106469711B
公开(公告)日：2019-01-22
申请号：CN201510500678.0
申请日：2015-08-14
Applicant: 恒劲科技股份有限公司
IPC: H01L23/522 , H01L21/768
Abstract: 本发明揭示一种封装基板及其制作方法，该封装基板包括：一第一介电材料层，具有一开口区；一第一导电单元，具有一位于该第一介电材料层的该开口区内的第一部分、及一位于该第一介电材料层之上的第二部分；以及一第二介电材料层，包覆该第一介电材料层及该第一导电单元；其中，该第一导电单元的高度大于该第一介电材料层的厚度，且该第一导电单元的该第二部分的横向截面大于其第一部分的横向截面。
-
公开(公告)号：CN112054007A
公开(公告)日：2020-12-08
申请号：CN202010448750.0
申请日：2020-05-25
Applicant: 恒劲科技股份有限公司
IPC: H01L23/498 , H01L23/367 , H01L21/48 , H01L23/31
Abstract: 一种半导体封装载板及其制法与电子封装件，该制法包括于线路结构上形成石墨烯层以作为绝缘散热层，故借由该石墨烯层的导热率远大于防焊用的油墨约为0.4W/m·k的导热率，使该半导体封装载板的导热速度极快，因而能有效避免热能积累于该半导体封装载板的问题。
-
公开(公告)号：CN106960798A
公开(公告)日：2017-07-18
申请号：CN201610013889.6
申请日：2016-01-08
Applicant: 恒劲科技股份有限公司
IPC: H01L21/48
CPC classification number: H01L21/4846 , H01L21/4857
Abstract: 本发明公开了一种封装基板的制作方法，其步骤包含：提供一承载板；形成一第一介电材料层于该承载板上，并图案化该第一介电材料层，使得一开口区形成于该第一介电材料层内，得以露出该承载板；形成一第一导电单元于该承载板上，使得位于该开口区的该第一导电单元的高度大于该第一介电材料层的厚度，并使得位于该第一介电材料层之上的该第一导电单元的宽度大于该开口区的宽度；形成一第二介电材料层于该第一导电单元上；形成一第二导电单元于该第二介电材料层上；形成一第三介电材料层于该第二导电单元上；移除该承载板，并移除该第一导电单元位于该开口区内的部分；以及形成一第四介电材料层，使其包覆该第一导电单元。
-
公开(公告)号：CN105304584A
公开(公告)日：2016-02-03
申请号：CN201410435878.8
申请日：2014-08-29
Applicant: 恒劲科技股份有限公司
Inventor： 周保宏
CPC classification number: H01L21/4857 , H01L23/13 , H01L23/49811 , H01L23/49822 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73204 , H01L2224/73265 , H01L2924/15311 , H01L2924/181 , H05K3/4007 , H05K3/4682 , H05K2201/10378 , H01L2924/00012 , H01L2924/00014 , H01L2924/00
Abstract: 本公开提供一种中介基板及其制造方法，该制造方法先提供具有第一线路层的一承载板，且该第一线路层上具有多个第一导电柱，再形成第一绝缘层于该承载板上，且该第一导电柱外露于该第一绝缘层，接着形成外接柱于各该第一导电柱上方，且该外接柱电性连接该第一导电柱，之后移除该承载板，通过形成无核心层的中介基板于该承载板上，所以于工艺中可省略通孔工艺，以降低整体工艺的成本，且工艺简易。
-
公开(公告)号：CN118280918A
公开(公告)日：2024-07-02
申请号：CN202211724728.X
申请日：2022-12-30
Applicant: 恒劲科技股份有限公司
IPC: H01L21/768 , H01L23/522 , H01L23/64 , H01L23/48 , H01L21/48
Abstract: 本发明公开一种整合有电感线路结构的封装载板及其制造方法。封装载板包括一第一线路增层结构、一图案化导磁金属层、多个第一导电柱、第二绝缘层以及一第二线路增层结构。图案化导磁金属层设置于第一线路增层结构之上，且图案化导磁金属层的截面图案呈L形及/或U形。多个第一导电柱设置于第一线路增层结构上，并位于图案化导磁金属层的外侧。第二绝缘层包覆图案化导磁金属层及多个第一导电柱。第二线路增层结构设置于第二绝缘层上。第一线路增层结构、多个第一导电柱、第二绝缘层以及第二线路增层结构结合形成为一电感线路结构。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.035 seconds)
