-
公开(公告)号：CN111106096B
公开(公告)日：2024-01-05
申请号：CN201811254743.6
申请日：2018-10-26
Applicant: 恒劲科技股份有限公司
IPC: H01L25/065 , H01L23/367 , H01L23/31 , H01L21/50
Abstract: 一种半导体封装结构，包括一线路增层基板、一芯片、多个导电柱、一模封层及至少一内存模块；线路增层基板包括第一表面及第二表面，分别暴露出多个覆晶焊垫、多个第一焊垫及多个第二焊垫；芯片的第一面与这些覆晶焊垫电性连接；导电柱设于线路增层基板的第一表面，并分别与对应的第一焊垫电性连接；模封层设于线路增层基板的第一表面，且覆盖芯片及导电柱；芯片的第二面及各导电柱的第一端是暴露于模封层；内存模块设于模封层上，并与暴露于模封层的导电柱的第一端电性连接。本发明提供一种半导体封装结构及其制作方法，能够增加芯片的散热能力以及避免因导电线路良率问题而造成芯片的陪葬耗损。
-
公开(公告)号：CN110459521B
公开(公告)日：2022-04-05
申请号：CN201810825294.X
申请日：2018-07-25
Applicant: 恒劲科技股份有限公司
IPC: H01L23/498 , H01L23/31
Abstract: 本发明公开一种覆晶封装基板和电子封装件，覆晶封装基板通过于其线路结构的其中一侧上设置强化结构，以增加该覆晶封装基板的刚性强度，故该覆晶封装基板作为大尺寸封装时，该覆晶封装基板即可具有良好的刚性，可避免电子封装件发生弯翘。
-
公开(公告)号：CN109065460B
公开(公告)日：2021-04-06
申请号：CN201811203567.3
申请日：2014-06-24
Applicant: 恒劲科技股份有限公司
IPC: H01L21/48 , H01L23/498 , H01L25/065
Abstract: 本发明涉及一种封装装置，其包括一第一导线层、一第一导电柱层、一介电材料层、一第二导线层、一第二导电柱层以及一第一铸模化合物层。第一导线层具有相对的一第一表面与一第二表面。第一导电柱层设置于第一导线层的第一表面上，其中第一导线层与第一导电柱层嵌设于介电材料层内。第二导线层设置于第一导电柱层与介电材料层上。第二导电柱层设置于第二导线层上，其中第二导线层与第二导电柱层嵌设于第一铸模化合物层内。
-
公开(公告)号：CN112054007A
公开(公告)日：2020-12-08
申请号：CN202010448750.0
申请日：2020-05-25
Applicant: 恒劲科技股份有限公司
IPC: H01L23/498 , H01L23/367 , H01L21/48 , H01L23/31
Abstract: 一种半导体封装载板及其制法与电子封装件，该制法包括于线路结构上形成石墨烯层以作为绝缘散热层，故借由该石墨烯层的导热率远大于防焊用的油墨约为0.4W/m·k的导热率，使该半导体封装载板的导热速度极快，因而能有效避免热能积累于该半导体封装载板的问题。
-
公开(公告)号：CN105789161B
公开(公告)日：2019-07-12
申请号：CN201410802435.8
申请日：2014-12-22
Applicant: 恒劲科技股份有限公司
IPC: H01L23/485 , H01L21/60
CPC classification number: H01L23/49816 , H01L23/49822 , H01L23/5389 , H01L2924/0002 , Y02P80/30 , H01L2924/00
Abstract: 本发明提供一种封装结构及其制法，该制法先于一承载板上形成第一线路层，且于该第一线路层上形成多个第一导电体，再以第一绝缘层包覆该第一线路层与所述多个第一导电体，接着于该第一绝缘层上形成第二线路层，且于该第二线路层上形成多个第二导电体，再以第二绝缘层包覆该第二线路层与所述多个第二导电体，之后于该第二绝缘层形成至少一开口，使该开口延伸至该第二表面内，以于该开口中设置至少一电子元件，所以通过先形成两绝缘层，再形成该开口，因而不需堆叠或压合已开口的基材，使该电子元件不会受压迫而位移，以减少良率损失。
-
Patent Agency Ranking
公开(公告)号：CN105990307B
公开(公告)日：2019-06-07
申请号：CN201510099864.8
申请日：2015-03-06
Applicant: 恒劲科技股份有限公司
IPC: H01L23/498 , H01L21/48
CPC classification number: H01L2224/16225
Abstract: 本发明公开了一种封装基板、包含该封装基板的封装结构及其制作方法。该封装基板包括：一第一导线层，包含一第一金属走线及围绕该第一金属走线的一第一介电材料层；一导电柱层，形成于该第一导线层上，并包含连接该第一金属走线的一第一金属柱状物及围绕该第一金属柱状物的一铸模化合物层；一柔性材料层，形成于该导电柱层上，并包含形成于该第一金属柱状物上以露出该第一金属柱状物的一第一开口；以及一第二导线层，形成于该导电柱层上，并包含透过该第一开口连接该第一金属柱状物的一第二金属走线、形成于该第二金属走线的一第二金属柱状物以及围绕该第二金属走线与该第二金属柱状物的一保护层。
-
公开(公告)号：CN105226043B
公开(公告)日：2018-11-20
申请号：CN201410288574.3
申请日：2014-06-24
Applicant: 恒劲科技股份有限公司
IPC: H01L23/498 , H01L21/48
Abstract: 本发明涉及一种封装装置，其包括一第一导线层、一第一导电柱层、一介电材料层、一第二导线层、一第二导电柱层以及一第一铸模化合物层。第一导线层具有相对的一第一表面与一第二表面。第一导电柱层设置于第一导线层的第一表面上，其中第一导线层与第一导电柱层嵌设于介电材料层内。第二导线层设置于第一导电柱层与介电材料层上。第二导电柱层设置于第二导线层上，其中第二导线层与第二导电柱层嵌设于第一铸模化合物层内。
-
公开(公告)号：CN105226042B
公开(公告)日：2018-07-27
申请号：CN201410283854.5
申请日：2014-06-23
Applicant: 恒劲科技股份有限公司
IPC: H01L23/498 , H01L21/48
CPC classification number: H01L23/49811 , H01L21/486 , H01L23/49827 , H01L2924/0002 , Y10T29/49147 , H01L2924/00
Abstract: 本发明有关于种封装基板,其包含:承载板;第导线层,形成于该承载板上;导柱层,包含数个金属柱状物,并形成于该第导线层上;铸模化合物层,形成于该第导线层上,包覆该承载板上所有的该第导线层与该些金属柱状物,只露出该些金属柱状物的端面;第二导线层,形成于该铸模化合物层与该些金属柱状物的露出端面上;以及防焊层,形成于该第二导线层上。
-
公开(公告)号：CN104952839B
公开(公告)日：2018-05-04
申请号：CN201410123214.8
申请日：2014-03-28
Applicant: 恒劲科技股份有限公司
Inventor： 许诗滨
IPC: H01L23/538 , H01L21/768
CPC classification number: H01L24/97 , H01L23/3128 , H01L2224/16227 , H01L2224/97 , H01L2924/15311 , H01L2224/81
Abstract: 本发明提供一种封装装置，其包括一第一导线层、一第一介电层、一第一导电层、一第一缓冲层、一第二导线层以及一防焊层。一第一导线层具有相对的一第一表面与一第二表面。第一介电层设置于第一导线层的部分区域内。第一导电层设置于第一导线层的第二表面上。第一缓冲层设置于第一导电层的部分区域内。第二导线层设置于第一缓冲层与第一导电层的一端上。防焊层设置于第一缓冲层与第二导线层上。
-
公开(公告)号：CN107799424A
公开(公告)日：2018-03-13
申请号：CN201610807073.0
申请日：2016-09-07
Applicant: 恒劲科技股份有限公司
CPC classification number: H01L2224/18 , H01L21/50 , H01L21/568 , H01L24/83 , H01L2224/83005 , H01L2224/838
Abstract: 本发明揭示一种内埋式线路封装的方法，其步骤包含：提供一载板；设置一内埋元件于载板上；形成数个导柱于内埋元件的两侧；电镀一第一导线层于内埋元件上；形成一图案化第一介电层包覆导柱、内埋元件及第一导线层并显露出部分第一导线层与导柱的一端面；电镀一第二导线层于自图案化第一介电层显露出的第一导线层及该些导柱上；形成一第二介电层包覆第二导线层并显露出第二导线层的端面；形成一第三导线层于显露于第二介电层外的第二导线层端面上；形成一第三介电层包覆第三导线层；移除载板而露出该些导柱的另ㄧ端面。由于本发明的封装方法以电镀取代焊接接合，使整个芯片模块电阻值大幅降低，因而可提升其效能及稳定性。
-
-
-
-
-
-
-
-
-
Search Results
114
records
(took 0.754 seconds)
