公开(公告)号：CN110913604B

公开(公告)日：2024-03-15

申请号：CN201910700405.9

申请日：2019-07-31

Applicant: 富士电机株式会社

Inventor： 日向裕一朗 ,  西泽龙男

IPC: H05K3/34 ,  H01L25/07

Abstract: 一种半导体装置、半导体装置的制造方法，确保端子引脚与用于插入端子引脚的连接构件的密合性。半导体装置(1)具备：绝缘电路基板(2)，其是在绝缘基板(20)的一个面上形成金属层(21)而成的；筒状的连接构件(5)，其借助接合材料(50)来与金属层接合；端子引脚(4)，其被插入到连接构件；以及筒状的增强构件(6)，其配置在连接构件的外周。增强构件由比连接构件硬的材料形成。

公开(公告)号：CN107204321B

公开(公告)日：2022-04-12

申请号：CN201710102487.8

申请日：2017-02-24

Applicant: 富士电机株式会社

Inventor： 日向裕一朗

IPC: H01L23/498 ,  H01L23/31 ,  H01L21/56

Abstract: 在将半导体元件搭载于带导电图案的绝缘基板等并进行树脂封装而成的半导体装置中，在树脂未充分地固定于导电图案的情况下，有可能在导电图案与树脂的界面发生剥离，半导体装置的可靠性降低。本发明提供一种半导体装置及半导体装置的制造方法。半导体装置具备：绝缘板；第1导电部，其设置于绝缘板的第1面上；半导体元件，其搭载于第1导电部上；以及模塑材料，其封装绝缘板的第1面侧处的第1导电部及半导体元件，绝缘板的材料与模塑材料的贴紧性比第1导电部的材料与模塑材料的贴紧性高，第1导电部在其一部分设有填充有模塑材料的间隙，该间隙位于第1导电部与绝缘板之间。

公开(公告)号：CN116110857A

公开(公告)日：2023-05-12

申请号：CN202211164332.4

申请日：2022-09-23

Applicant: 富士电机株式会社

Inventor： 日向裕一朗 ,  金井直之 ,  齐藤隆

IPC: H01L23/31 ,  H01L21/48 ,  H01L21/56 ,  H01L21/60 ,  H01L21/603 ,  H01L23/18

Abstract: 本发明实现抑制了覆盖半导体芯片的涂敷件的形成不良的半导体装置。半导体装置具备：绝缘电路基板，其具有导电图案层；烧结部件，其配置在导电图案层上；半导体芯片，其配置在烧结部件上；涂敷件，其覆盖半导体芯片。烧结部件在与导电图案层相反一侧的面具有凹部以及构成其外缘的框部。半导体芯片搭载于凹部，以上表面位于比框部的上端更靠导电图案层侧的位置的方式配置。由此，烧结部件的框部作为使涂敷件留在其内侧的半导体芯片上的堤坝部而起作用，抑制半导体芯片从涂敷件露出。

公开(公告)号：CN107204313A

公开(公告)日：2017-09-26

申请号：CN201710111772.6

申请日：2017-02-28

Applicant: 富士电机株式会社

Inventor： 日向裕一朗

IPC: H01L23/31 ,  H01L25/07

CPC classification number: H01L23/16 ,  H01L21/566 ,  H01L23/053 ,  H01L23/3121 ,  H01L23/49833 ,  H01L24/29 ,  H01L24/32 ,  H01L25/072 ,  H01L25/115 ,  H01L2224/291 ,  H01L2224/32225 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/1815 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L23/3135

Abstract: 本发明涉及一种能可靠地密封多个半导体单元的半导体装置。多个半导体单元(100a、100b)的各个正面的槽部(161)，和侧部的(未卡合一侧)卡合部(162、163)由于锚固作用紧贴力提高。即，第2密封体(15)相对于连结的半导体单元(100a、100b)的紧贴力提高。并且，多个半导体单元(100a、100b)分别由卡合部(162、163)卡合连结。因此，第2密封体(15)不会进入各个半导体单元(100a、100b)之间，能够抑制半导体单元(100a、100b)之间第2密封体(15)的剥离，能够防止半导体单元(100a、100b)的位置偏移。

公开(公告)号：CN116779572A

公开(公告)日：2023-09-19

申请号：CN202310048230.4

申请日：2023-01-31

Applicant: 富士电机株式会社

Inventor： 中田仁志 ,  金井直之 ,  日向裕一朗

IPC: H01L23/49 ,  H01L23/492 ,  H01L23/495 ,  H01L25/07 ,  H01L25/18

Abstract: 本发明提供一种能够实现生产率的提高的布线构造。构成布线构造的导电构件(5)具有：第1接合部(20)，其与电子元器件(4)接合；第2接合部(21)，其接合于与电子元器件连接的连接对象(14)；立起部(22)，其从第1接合部向上方突出并与第2接合部连结；以及开放形状的线材通过部(30)，其至少设于立起部的局部，该线材通过部(30)能够使从第1接合部沿着立起部配设的线材(6)以与沿着立起部的面(23、25)交叉的方式同第1接合部连接。

公开(公告)号：CN113163586A

公开(公告)日：2021-07-23

申请号：CN202011325653.9

申请日：2020-11-24

Applicant: 富士电机株式会社

Inventor： 宫坂利幸 ,  日向裕一朗

IPC: H05K1/05 ,  H05K3/30

Abstract: 本发明提供一种能够降低产生对印刷电路基板的损伤的半导体装置，其具有：绝缘电路基板；印刷电路基板，其贯通孔(34a)贯通主表面；外部端子，其被压入贯通孔(34a)而插通贯通孔(34a)，并且一端部固接在绝缘电路基板的正面。印刷电路基板具备：支承区域(35)，其在主表面包含贯通孔(34a)；以及缓冲区域(36)，其包围支承区域(35)，保留与支承区域(35)连接的扭力部(36b)而开口有缓冲孔(36a)。根据外部端子的变形，印刷电路基板的包含贯通孔(34a)的支承区域(35)根据扭力部(36b)的挠曲而变形。

公开(公告)号：CN107204321A

公开(公告)日：2017-09-26

申请号：CN201710102487.8

申请日：2017-02-24

Applicant: 富士电机株式会社

Inventor： 日向裕一朗

IPC: H01L23/498 ,  H01L23/31 ,  H01L21/56

CPC classification number: H01L23/562 ,  H01L21/4882 ,  H01L21/565 ,  H01L23/3114 ,  H01L23/3121 ,  H01L23/3142 ,  H01L23/3735 ,  H01L23/4334 ,  H01L23/498 ,  H01L25/072 ,  H01L23/49838 ,  H01L21/56

Abstract: 在将半导体元件搭载于带导电图案的绝缘基板等并进行树脂封装而成的半导体装置中，在树脂未充分地固定于导电图案的情况下，有可能在导电图案与树脂的界面发生剥离，半导体装置的可靠性降低。本发明提供一种半导体装置及半导体装置的制造方法。半导体装置具备：绝缘板；第1导电部，其设置于绝缘板的第1面上；半导体元件，其搭载于第1导电部上；以及模塑材料，其封装绝缘板的第1面侧处的第1导电部及半导体元件，绝缘板的材料与模塑材料的贴紧性比第1导电部的材料与模塑材料的贴紧性高，第1导电部在其一部分设有填充有模塑材料的间隙，该间隙位于第1导电部与绝缘板之间。

公开(公告)号：CN117981063A

公开(公告)日：2024-05-03

申请号：CN202380013536.4

申请日：2023-03-07

Applicant: 富士电机株式会社

Inventor： 加藤辽一 ,  日向裕一朗 ,  村田悠马

IPC: H01L21/60 ,  H01L23/48 ,  H01L25/07 ,  H01L25/18

Abstract: 本发明抑制导线发生断线。布线部(63)包括铅直部(64)、平行部(65)以及倾斜部(66)。铅直部(64)的下端部与芯片接合部(61)连接，铅直部(64)的上端部相对于芯片接合部(61)向铅直上方立起。平行部(65)连接于铅直部(64)的上端部，从该上端部起与布线板(43b、43d)以及半导体芯片(50c)呈平行。倾斜部(66)从平行部(65)朝向布线接合部(62)倾斜。即使在这样的引线框架(60)所包含的布线部(63)的平行部(65)的正面接合导线(71b)，也抑制平行部(65)向绝缘电路基板(40)侧产生变形。

公开(公告)号：CN116235300A

公开(公告)日：2023-06-06

申请号：CN202280006472.0

申请日：2022-03-04

Applicant: 富士电机株式会社

Inventor： 小山贵裕 ,  吉田大辉 ,  日向裕一朗 ,  山田教文 ,  立石义博

IPC: H01L25/07

Abstract: 本发明提供半导体装置以及车辆，能够在确保刚性和耐腐蚀性的同时抑制冷却性能降低。顶板(21)在俯视时呈矩形状，在背面的中央部沿着长度方向设定有配置多个散热片(24f)的冷却区域(21b)，在冷却区域(21b)的两侧分别设定有连通区域(21c、21d)。侧壁(22)在顶板(21)的背面以包含冷却区域(21b)、连通区域(21c、21d)的方式连接为环状。顶板(21)的冷却区域(21b)的厚度(T2)比顶板(21)的比侧壁(22)更靠外侧的外缘区域(21e、21f)的外缘厚度(T1)薄。因此，从顶板(21)的冷却区域(21b)的正面到多个散热片(24f)的距离变短。而且，半导体模块(10)的热容易传导到多个散热片(24f)，提高制冷剂的冷却能力。

公开(公告)号：CN114121826A

公开(公告)日：2022-03-01

申请号：CN202110743301.3

申请日：2021-07-01

Applicant: 富士电机株式会社

Inventor： 金井直之 ,  日向裕一朗 ,  玉井雄大

IPC: H01L23/10 ,  H01L23/31 ,  H01L23/13

Abstract: 本发明提供一种半导体组件。抑制伴随密封树脂的剥离而端子与基板上的半导体元件的电连接被断开的不良情况的产生。半导体组件(1)包括：外壳(5)，其具有包围基板(3)的框部(51)和自框部的内壁面(51a)向内方突出地形成的端子台部(52)；端子(7)，其一端(7B)自框部向外方伸出，另一端(7A)自框部向内方伸出并固定于端子台部的上表面(52a)；布线构件(W)，其将端子与基板上的半导体元件(4)电连接；以及密封树脂(8)，其将端子的另一端、布线构件以及半导体元件密封在外壳内。在端子台部的上表面形成有孔(54)。孔由密封树脂填满，位于比端子与布线构件之间的接合部(S3)靠框部的内壁面侧的位置。