-
公开(公告)号：CN113196662B
公开(公告)日：2024-08-23
申请号：CN201980069312.9
申请日：2019-08-28
Applicant: 宜普电源转换公司
Inventor： 李剑锋 , R·阿南思 , M·查普曼 , 迈克尔·A·德·鲁伊 , R·比奇
Abstract: 一种级联自举栅极驱动器，配置成提供高侧功率开关场效应晶体管的快速导通和低静态电流消耗。初级自举级包括电阻器，以减少晶体管关断期间的静态电流消耗。次级自举级包括由初级自举级驱动的具有低导通电阻的GaN FET晶体管。GaN FET晶体管的源极端子被配置为向高侧功率开关FET提供栅极驱动电压。GaN‑FET晶体管的低导通电阻提供了高侧功率开关FET的快速导通。级联自举栅极驱动器中的晶体管优选为增强模式GaN FET，并且可以集成到单个半导体芯片中。
-
公开(公告)号：CN110754001B
公开(公告)日：2023-09-26
申请号：CN201880039807.2
申请日：2018-06-13
Applicant: 宜普电源转换公司
Abstract: 一种增强型晶体管栅极结构，其包括设置在障壁层上面的GaN间隔件层，在该间隔件层上面的第一pGaN层，设置在该第一p‑GaN层上面的p型含铝III‑V族材料(例如，pAlGaN或pAlInGaN)的蚀刻终止层，与设置在该蚀刻终止层上面厚度大于第一p‑GaN层的第二p‑GaN层。晶圆上源于蚀刻该蚀刻终止层和底下薄pGaN层的任何变化远小于由蚀刻厚pGaN层引起的变化。因此，本发明的方法在障壁层上面留下在晶圆上有最小变化的GaN薄层。
-
-
-
Patent Agency Ranking
公开(公告)号：CN113196662A
公开(公告)日：2021-07-30
申请号：CN201980069312.9
申请日：2019-08-28
Applicant: 宜普电源转换公司
Inventor： 李剑锋 , R·阿南思 , M·查普曼 , 迈克尔·A·德·鲁伊 , R·比奇
Abstract: 一种级联自举栅极驱动器，配置成提供高侧功率开关场效应晶体管的快速导通和低静态电流消耗。初级自举级包括电阻器，以减少晶体管关断期间的静态电流消耗。次级自举级包括由初级自举级驱动的具有低导通电阻的GaN FET晶体管。GaN FET晶体管的源极端子被配置为向高侧功率开关FET提供栅极驱动电压。GaN‑FET晶体管的低导通电阻提供了高侧功率开关FET的快速导通。级联自举栅极驱动器中的晶体管优选为增强模式GaN FET，并且可以集成到单个半导体芯片中。
-
公开(公告)号：CN105359275A
公开(公告)日：2016-02-24
申请号：CN201480020252.9
申请日：2014-07-02
Applicant: 宜普电源转换公司
IPC: H01L29/15
CPC classification number: H01L29/2003 , H01L21/76 , H01L27/0605 , H01L29/66462 , H01L29/778 , H01L29/7786
Abstract: 一种集成半导体器件包括基板层、配置在基板层上的缓冲层、配置在缓冲层上的氮化镓层和配置在氮化镓层上的阻挡层。另外，用于多个晶体管器件的多个欧姆接触是形成在阻挡层上。具体地，用于第一晶体管器件的多个第一欧姆接触是形成在阻挡层的表面的第一部分上，而用于第二晶体管器件的多个第二欧姆接触是形成在阻挡层的表面的第二部分上。
-
公开(公告)号：CN110754001A
公开(公告)日：2020-02-04
申请号：CN201880039807.2
申请日：2018-06-13
Applicant: 宜普电源转换公司
Abstract: 一种增强型晶体管栅极结构，其包括设置在障壁层上面的GaN间隔件层，在该间隔件层上面的第一pGaN层，设置在该第一p-GaN层上面的p型含铝III-V族材料(例如，pAlGaN或pAlInGaN)的蚀刻终止层，与设置在该蚀刻终止层上面厚度大于第一p-GaN层的第二p-GaN层。晶圆上源于蚀刻该蚀刻终止层和底下薄pGaN层的任何变化远小于由蚀刻厚pGaN层引起的变化。因此，本发明的方法在障壁层上面留下在晶圆上有最小变化的GaN薄层。
-
公开(公告)号：CN105359275B
公开(公告)日：2019-06-14
申请号：CN201480020252.9
申请日：2014-07-02
Applicant: 宜普电源转换公司
IPC: H01L29/15
CPC classification number: H01L29/2003 , H01L21/76 , H01L27/0605 , H01L29/66462 , H01L29/778 , H01L29/7786
Abstract: 一种集成半导体器件包括基板层、配置在基板层上的缓冲层、配置在缓冲层上的氮化镓层和配置在氮化镓层上的阻挡层。另外，用于多个晶体管器件的多个欧姆接触是形成在阻挡层上。具体地，用于第一晶体管器件的多个第一欧姆接触是形成在阻挡层的表面的第一部分上，而用于第二晶体管器件的多个第二欧姆接触是形成在阻挡层的表面的第二部分上。
-
公开(公告)号：CN105308721A
公开(公告)日：2016-02-03
申请号：CN201480020258.6
申请日：2014-07-02
Applicant: 宜普电源转换公司
IPC: H01L21/28
CPC classification number: H01L29/66462 , H01L21/76 , H01L21/8252 , H01L27/0605 , H01L27/088 , H01L29/2003 , H01L29/7786
Abstract: 形成具有绝源区域的增强型氮化镓异质结场效应晶体管，自对准接触开口或金属掩膜窗口。有利地，所述方法不需要专用隔离掩膜以及相关的处理步骤，因此减少制造成本。所述方法包括提供EPI结构包括基底、缓冲层、氮化镓层以及阻挡层。介质层形成在所述阻挡层之上，开口形成于所述介质层作为器件接触开口和隔离接触开口。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.048 seconds)
