公开(公告)号：CN102473649B

公开(公告)日：2015-03-18

申请号：CN201080035469.9

申请日：2010-08-04

Applicant: 国际商业机器公司

Inventor： S·邦萨伦提普 ,  D·C·埃德尔斯坦 ,  W·D·辛斯伯格 ,  H-C·金 ,  S·克斯特 ,  P·M·索罗曼

IPC: H01L21/44

CPC classification number: H01L21/76816 ,  H01L21/31144 ,  H01L21/76838 ,  H01L21/76897 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 形成了亚光刻间距结构与光刻间距结构之间的互连。具有亚光刻间距的多个导电线可被光刻构图，并沿着与所述多个导电线的长度方向成小于45度的角的直线而被切割。或者，可将与均聚物混合的共聚物置于凹陷区中且使所述共聚物自对准以形成多个导电线，所述多个导电线在恒定宽度区域中具有亚光刻间距且在梯形区域处的相邻线之间具有光刻尺寸。又或者，可在相同或不同的层级(level)形成具有亚光刻间距的第一多个导电线和具有光刻间距的第二多个导电线。

公开(公告)号：CN103930977A

公开(公告)日：2014-07-16

申请号：CN201280054033.3

申请日：2012-10-16

Applicant: 国际商业机器公司

Inventor： S·邦萨伦提普 ,  G·M·科昂 ,  J·W·斯雷特

IPC: H01L21/336

CPC classification number: B82Y10/00 ,  H01L29/0673 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/66545 ,  H01L29/775 ,  H01L29/78696 ,  Y10S977/938

Abstract: 一种形成场效应晶体管器件的方法包括在衬底之上形成悬置的纳米线，在所述衬底的一部分上并围绕所述纳米线的一部分形成虚设栅极叠层；去除所述纳米线的暴露部分，从所述纳米线的暴露部分外延生长纳米线扩展部分，在所述衬底的暴露部分、所述虚设栅极叠层以及所述纳米线扩展部分之上沉积半导体材料层，以及去除所述半导体材料的部分以形成邻近所述虚设栅极叠层设置并接触所述纳米线扩展部分的侧壁接触区域。

公开(公告)号：CN103972235A

公开(公告)日：2014-08-06

申请号：CN201410030960.2

申请日：2014-01-22

Applicant: 国际商业机器公司

Inventor： S·邦萨伦提普 ,  A·马宗达 ,  J·W·斯雷特

IPC: H01L27/08 ,  H01L21/265 ,  H01L29/94

CPC classification number: H01L21/77 ,  B82Y40/00 ,  H01L21/84 ,  H01L27/0629 ,  H01L27/1203 ,  H01L28/40 ,  H01L29/0669 ,  H01L29/0673 ,  H01L29/068 ,  H01L29/42392 ,  H01L29/458 ,  H01L29/66181 ,  H01L29/66439 ,  H01L29/665 ,  H01L29/775 ,  H01L29/78696 ,  H01L29/861 ,  H01L29/94 ,  Y10S977/762

Abstract: 本发明涉及电子器件及其形成方法。一种制造电子器件的方法包括如下步骤。在SOI晶片的SOI层中蚀刻至少一个第一组纳米线和衬垫以及至少一个第二组纳米线和衬垫。形成第一栅极叠层，其包围用作电容器器件的沟道区的所述第一组纳米线中每一条纳米线的至少一部分。形成第二栅极叠层，其包围用作FET器件的沟道区的所述第二组纳米线中每一条纳米线的至少一部分。选择性地掺杂所述FET器件的源极区和漏极区。在所述电容器器件的所述源极区和漏极区上形成第一硅化物，该第一硅化物至少延伸到所述第一栅极叠层的边缘。在所述FET器件的所述源极区和漏极区上形成第二硅化物。

公开(公告)号：CN103199115A

公开(公告)日：2013-07-10

申请号：CN201310002191.0

申请日：2013-01-04

Applicant: 国际商业机器公司

Inventor： S·邦萨伦提普 ,  G·M·科昂 ,  A·马宗达 ,  J·W·斯雷特

IPC: H01L29/788 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

CPC classification number: G11C11/5671 ,  H01L21/28273 ,  H01L29/0673 ,  H01L29/42332 ,  H01L29/42336 ,  H01L29/66825 ,  H01L29/7881

Abstract: 本发明涉及浮栅晶体管、存储单元以及制造器件的方法。所述浮栅晶体管包括基本上为圆柱形形式的一条或多条栅控线。所述浮栅晶体管包括至少部分地覆盖所述栅控线的第一栅极介电层。所述浮栅晶体管还包括间断地设置在所述第一栅极介电层上的多个栅极晶体。所述浮栅晶体管还包括覆盖所述多个栅极晶体和所述第一栅极介电层的第二栅极介电层。

公开(公告)号：CN102844870B

公开(公告)日：2016-02-17

申请号：CN201180018658.X

申请日：2011-03-22

Applicant: 国际商业机器公司

Inventor： S·邦萨伦提普 ,  G·科恩 ,  A·马宗达 ,  J·W·斯雷特

IPC: H01L29/775

CPC classification number: H03K19/20 ,  B82Y10/00 ,  G11C11/412 ,  G11C11/54 ,  H01L27/092 ,  H01L27/11 ,  H01L27/1104 ,  H01L27/12 ,  H01L29/0665 ,  H01L29/0673 ,  H01L29/775 ,  H01L29/78696

Abstract: 一种反向器器件，包括第一纳米线，其连接至电压源节点与接地节点；第一p型场效晶体管(pFET)器件，其具有设置在所述第一纳米线上的栅极；以及第一n型场效晶体管(nFET)器件，其具有设置在所述第一纳米线上的栅极。

公开(公告)号：CN102986010A

公开(公告)日：2013-03-20

申请号：CN201180023254.X

申请日：2011-03-31

Applicant: 国际商业机器公司

Inventor： J·斯雷特 ,  S·邦萨伦提普 ,  G·科恩

IPC: H01L21/335 ,  H01L21/336 ,  H01L21/306 ,  H01L29/04 ,  H01L29/06 ,  H01L29/775 ,  H01L29/78 ,  B82Y30/00 ,  B82Y40/00 ,  B82Y10/00

CPC classification number: H01L29/0665 ,  B82Y10/00 ,  B82Y30/00 ,  B82Y40/00 ,  H01L21/302 ,  H01L21/3247 ,  H01L29/045 ,  H01L29/0673 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/775 ,  H01L29/78696

Abstract: 本发明提供一种修改具有设置在绝缘体上的半导体的晶片的方法，所述方法包括以下步骤：分别在第一和第二晶片区域处形成在每个端部处连接至半导体衬垫的第一和第二纳米线沟道，其中第二纳米线沟道侧壁比第一纳米线沟道侧壁相对于所述半导体的晶面更加错位；以及朝向所述侧壁与所述晶面之间的对准状态转移所述半导体，以使所述第一和第二纳米线沟道之间的厚度差反映所述第二纳米线沟道侧壁的更大错位。

公开(公告)号：CN102986010B

公开(公告)日：2016-02-17

申请号：CN201180023254.X

申请日：2011-03-31

Applicant: 国际商业机器公司

Inventor： J·斯雷特 ,  S·邦萨伦提普 ,  G·科恩

IPC: H01L21/335 ,  H01L21/336 ,  H01L21/306 ,  H01L29/04 ,  H01L29/06 ,  H01L29/775 ,  H01L29/78 ,  B82Y30/00 ,  B82Y40/00 ,  B82Y10/00

CPC classification number: H01L29/0665 ,  B82Y10/00 ,  B82Y30/00 ,  B82Y40/00 ,  H01L21/302 ,  H01L21/3247 ,  H01L29/045 ,  H01L29/0673 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/775 ,  H01L29/78696

Abstract: 本发明提供一种修改具有设置在绝缘体上的半导体的晶片的方法，所述方法包括以下步骤：分别在第一和第二晶片区域处形成在每个端部处连接至半导体衬垫的第一和第二纳米线沟道，其中第二纳米线沟道侧壁比第一纳米线沟道侧壁相对于所述半导体的晶面更加错位；以及朝向所述侧壁与所述晶面之间的对准状态转移所述半导体，以使所述第一和第二纳米线沟道之间的厚度差反映所述第二纳米线沟道侧壁的更大错位。

公开(公告)号：CN103199115B

公开(公告)日：2016-01-20

申请号：CN201310002191.0

申请日：2013-01-04

Applicant: 国际商业机器公司

Inventor： S·邦萨伦提普 ,  G·M·科昂 ,  A·马宗达 ,  J·W·斯雷特

IPC: H01L29/788 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

CPC classification number: G11C11/5671 ,  H01L21/28273 ,  H01L29/0673 ,  H01L29/42332 ,  H01L29/42336 ,  H01L29/66825 ,  H01L29/7881

Abstract: 本发明涉及浮栅晶体管、存储单元以及制造器件的方法。所述浮栅晶体管包括基本上为圆柱形形式的一条或多条栅控线。所述浮栅晶体管包括至少部分地覆盖所述栅控线的第一栅极介电层。所述浮栅晶体管还包括间断地设置在所述第一栅极介电层上的多个栅极晶体。所述浮栅晶体管还包括覆盖所述多个栅极晶体和所述第一栅极介电层的第二栅极介电层。

公开(公告)号：CN104025270A

公开(公告)日：2014-09-03

申请号：CN201280065693.1

申请日：2012-12-13

Applicant: 国际商业机器公司

Inventor： S·邦萨伦提普 ,  G·科恩 ,  A·马宗达 ,  J·W·斯雷特

IPC: H01L21/336

CPC classification number: H01L29/42392 ,  B82Y10/00 ,  B82Y40/00 ,  H01L29/0673 ,  H01L29/068 ,  H01L29/66439 ,  H01L29/775 ,  H01L29/78696

Abstract: 一种用于形成纳米线场效应晶体管(FET)器件的方法，所述方法包括在衬底之上形成纳米线，在所述纳米线的一部分的周围形成衬里材料，在所述衬里材料上形成盖帽层，邻近所述盖帽层的侧壁并在所述纳米线的部分的周围形成第一间隔物，在所述盖帽层和所述第一间隔物上形成硬掩模层，去除所述纳米线的暴露部分以形成部分地由栅极材料限定的第一腔，在所述第一腔中的所述纳米线的暴露截面上外延生长半导体材料，去除所述硬掩模层和所述盖帽层，在所述第一腔中的外延生长的所述半导体材料的周围形成第二盖帽层以限定沟道区，以及形成与所述沟道区相接触的源极区和漏极区。

公开(公告)号：CN102301482A

公开(公告)日：2011-12-28

申请号：CN201080006114.7

申请日：2010-02-02

Applicant: 国际商业机器公司

Inventor： S·邦萨伦提普 ,  G·科恩 ,  J·W·斯雷特

IPC: H01L29/78

CPC classification number: H01L29/775 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/02488 ,  H01L21/02532 ,  H01L21/02603 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/02667 ,  H01L29/0665 ,  H01L29/0673 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/78696 ,  Y10S977/762

Abstract: 本发明提供了基于半导体的电子器件及其制造技术。在本发明的一个方面中，提供了一种器件，包含：第一垫体；第二垫体；以及多个纳米线，以形成在掩埋氧化物(BOX)层之上的绝缘体上硅(SOI)层中的梯状配置连接所述第一垫体与所述第二垫体，所述纳米线具有通过将硅从所述纳米线重新分布至所述垫体而限定的一个或多个尺寸。所述器件可包含场效晶体管(FET)，其具有环绕纳米线的栅极，其中所述纳米线的由所述栅极所环绕的部分形成所述FET的沟道，所述第一垫体和所述纳米线的从与所述第一垫体邻近的所述栅极向外延伸的部分形成所述FET的源极区域，而所述第二垫体和所述纳米线的从与所述第二垫体邻近的所述栅极向外延伸的部分形成所述FET的漏极区域。