-
公开(公告)号:CN101573779A
公开(公告)日:2009-11-04
申请号:CN200780049067.2
申请日:2007-12-17
申请人: 国际商业机器公司
IPC分类号: H01L21/027 , H01L21/68
CPC分类号: H01L21/76283 , B82Y10/00 , B82Y40/00 , G03F7/7045 , G03F9/7076 , G03F9/708 , G03F9/7084 , H01J37/3174 , H01L21/3081 , H01L21/823481 , H01L21/84 , H01L23/544 , H01L2223/54426 , H01L2223/54453 , H01L2924/0002 , H01L2924/00
摘要: 本发明提供一种方法将集成电路芯片的制造层的第一组特征对准到衬底上形成的电子束对准目标,并使用电子束光刻来形成第一组特征,以及将集成电路芯片的相同制造层的第二组特征对准到衬底中形成的光学对准目标,并使用光学光刻来形成第二组特征,光学对准目标本身对准电子束对准目标。本发明还提供一种电子束对准目标的结构及其形成方法。
-
公开(公告)号:CN101145573A
公开(公告)日:2008-03-19
申请号:CN200710147732.3
申请日:2007-08-27
申请人: 国际商业机器公司
IPC分类号: H01L29/772 , H01L29/78 , H01L21/336
CPC分类号: H01L29/0665 , B82Y10/00 , H01L29/0673 , H01L29/458 , H01L29/7839 , H01L29/785 , H01L29/78618 , H01L29/78684 , H01L29/78696
摘要: 本发明公开了一种半导体结构及其制造方法,具体而言,公开了一种具有纳米线形成的FET沟道和通过从纳米线体径向外延形成的掺杂的源极和漏极区域的FET结构。讨论了顶选通和底选通的纳米线FET结构。所述源极和漏极制造可以使用选择性或者非选择性外延。
-
公开(公告)号:CN102822971B
公开(公告)日:2016-01-06
申请号:CN201180015496.4
申请日:2011-03-23
申请人: 国际商业机器公司
IPC分类号: H01L27/105
摘要: 提供了在基于纳米级沟道的场效应晶体管(FET)中嵌入硅锗(e-SiGe)源极和漏极应力源的技术。在一方面中,一种制造FET的方法包括以下步骤。提供掺杂的衬底,在所述掺杂的衬底上具有电介质。在所述电介质上设置至少一个硅(Si)纳米线。掩蔽所述纳米线的一个或多个部分而使所述纳米线的其它部分暴露。在所述纳米线的暴露的部分上生长外延锗(Ge)。使所述外延Ge与所述纳米线中的Si相互扩散而形成嵌入在所述纳米线中的SiGe区域,所述SiGe区域在所述纳米线中引入压缩应变。所述掺杂的衬底用作所述FET的栅极,所述纳米线的掩蔽部分用作所述FET的沟道,且嵌入的SiGe区域用作所述FET的源极和漏极区域。
-
公开(公告)号:CN101573779B
公开(公告)日:2014-05-28
申请号:CN200780049067.2
申请日:2007-12-17
申请人: 国际商业机器公司
IPC分类号: H01L21/027 , H01L21/68
CPC分类号: H01L21/76283 , B82Y10/00 , B82Y40/00 , G03F7/7045 , G03F9/7076 , G03F9/708 , G03F9/7084 , H01J37/3174 , H01L21/3081 , H01L21/823481 , H01L21/84 , H01L23/544 , H01L2223/54426 , H01L2223/54453 , H01L2924/0002 , H01L2924/00
摘要: 本发明提供一种方法将集成电路芯片的制造层的第一组特征对准到衬底上形成的电子束对准目标,并使用电子束光刻来形成第一组特征,以及将集成电路芯片的相同制造层的第二组特征对准到衬底中形成的光学对准目标,并使用光学光刻来形成第二组特征,光学对准目标本身对准电子束对准目标。本发明还提供一种电子束对准目标的结构及其形成方法。
-
公开(公告)号:CN102822971A
公开(公告)日:2012-12-12
申请号:CN201180015496.4
申请日:2011-03-23
申请人: 国际商业机器公司
IPC分类号: H01L27/105
摘要: 提供了在基于纳米级沟道的场效应晶体管(FET)中嵌入硅锗(e-SiGe)源极和漏极应力源的技术。在一方面中,一种制造FET的方法包括以下步骤。提供掺杂的衬底,在所述掺杂的衬底上具有电介质。在所述电介质上设置至少一个硅(Si)纳米线。掩蔽所述纳米线的一个或多个部分而使所述纳米线的其它部分暴露。在所述纳米线的暴露的部分上生长外延锗(Ge)。使所述外延Ge与所述纳米线中的Si相互扩散而形成嵌入在所述纳米线中的SiGe区域,所述SiGe区域在所述纳米线中引入压缩应变。所述掺杂的衬底用作所述FET的栅极,所述纳米线的掩蔽部分用作所述FET的沟道,且嵌入的SiGe区域用作所述FET的源极和漏极区域。
-
-
-
-