-
公开(公告)号：CN115440879A
公开(公告)日：2022-12-06
申请号：CN202210685143.5
申请日：2022-06-16
申请人： 合肥本源量子计算科技有限责任公司
摘要： 本发明公开了一种超导硅片及其制备方法。该制备方法包括：提供具有通孔的硅片，硅片包括相对设置的第一表面和第二表面；在第一温度下，从硅片的第一表面沉积超导材料，以在硅片的第一表面以及通孔的孔壁镀上第一层超导膜；在高于第一温度的第二温度下，从硅片的第二表面沉积超导材料，以在硅片的第二表面镀上与第一层超导膜接续的第二层超导膜。该超导硅片采用该制备方法得到。通过上述方式，本发明能够避免超导膜出现破损，使硅片两个表面形成可靠的超导连接。
-
公开(公告)号：CN115433905A
公开(公告)日：2022-12-06
申请号：CN202210733607.5
申请日：2022-06-24
申请人： 合肥本源量子计算科技有限责任公司
摘要： 本发明公开了一种约瑟夫森结及其制备方法。该制备方法包括：在衬底上确定第一区域和第二区域，第一区域与第二区域具有相交区域；形成第一超导层于第一区域；通过氧化形成第一势垒层于第一超导层上；形成第二超导层于相交区域的第一势垒层上；通过氧化将第二超导层整体转化为第二势垒层；形成第三超导层于第二势垒层上，以在相交区域获得约瑟夫森结。该约瑟夫森结由该制备方法得到。通过上述方式，本发明能够在降低势垒层的氧化气压的情况下控制势垒层厚度，进而获得大线宽的约瑟夫森结。
-
公开(公告)号：CN114823774A
公开(公告)日：2022-07-29
申请号：CN202110130673.9
申请日：2021-01-29
申请人： 合肥本源量子计算科技有限责任公司
摘要： 本申请公开了超导电路、量子比特装置及其制备方法，属于量子芯片制备技术领域。所述超导电路包括：待连接结构；引出结构，所述引出结构与约瑟夫森结的超导层电连接；以及过渡结构，所述过渡结构覆盖部分所述待连接结构和部分所述引出结构以实现电连接。还公开了制备该超导电路的制备方法。所述超导电路及其制备方法能够实现约瑟夫森结与待连接结构(例如，对地电容、接地层(GND))良好的电性接触。从而解决了相关工艺制备的约瑟夫森结与对地电容、接地层(GND)等待连接结构的电性接触不良，从而影响到超导量子芯片的性能参数的问题。
-
公开(公告)号：CN115440877A
公开(公告)日：2022-12-06
申请号：CN202210298097.3
申请日：2022-03-24
申请人： 合肥本源量子计算科技有限责任公司
摘要： 本申请公开了一种超导电路、量子芯片及超导电路的制备方法，属于量子计算技术领域。所述超导电路包括：位于衬底上的第一超导体；位于所述第一超导体的一侧面的势垒层，所述侧面垂直于所述衬底；以及，覆盖所述势垒层的第二超导体，且所述第二超导体、所述势垒层和所述第一超导体之间具有约瑟夫森效应。在本申请的结构中由于势垒层位于第一超导体的垂直于所述衬底的一个侧面上，因而可通过调整第一超导体的厚度调整势垒层的尺寸，克服了现有技术当中势垒层仅可通过第一超导体和/或第二超导体的线宽调整势垒层大小的难题，从而降低了对线宽精度的要求。
-
公开(公告)号：CN113036030B
公开(公告)日：2022-04-12
申请号：CN202110215894.6
申请日：2021-02-26
申请人： 合肥本源量子计算科技有限责任公司
摘要： 本发明公开了一种超导电路制备方法，属于量子计算技术领域。所述制备方法包括：确定衬底上位于第一电元件和第二电元件之间的第一结区，及位于预先形成的第一导电板和第二导电板之间的第二结区；形成约瑟夫森结于第二结区，且约瑟夫森结的第一超导层和第二超导层与第一导电板和第二导电板一一对应电连接；将第一导电板和第二导电板接入检测电路以检测约瑟夫森结的电性参数，并判断电性参数是否符合目标参数范围；若是，切割分离约瑟夫森结与第一导电板和第二导电板，并将约瑟夫森结移至第一结区；形成连接第一超导层和第一电元件的第一连接结构，以及连接第二超导层和第二电元件的第二连接结构，本发明能够确保制备的超导电路符合设计要求。
-
公开(公告)号：CN113822433A
公开(公告)日：2021-12-21
申请号：CN202111236104.9
申请日：2021-10-22
申请人： 合肥本源量子计算科技有限责任公司
IPC分类号： G06N10/00
摘要： 本申请公开了超导量子电路及其制备方法、量子计算机，属于量子计算技术领域。超导量子电路包括形成于衬底上的第一超导元件、第二超导元件，以及超导量子干涉装置，超导量子干涉装置包括与第二超导元件一体连接的底电极，位于底电极上的势垒层，及一端与第一超导元件电连接的顶电极，且顶电极与势垒层形成部分交叠以在交叠处获得约瑟夫森结。本申请提供的超导量子电路的结构便于制备，并且有助于缩短工艺流程，提高制备效率。
-
公开(公告)号：CN115440879B
公开(公告)日：2023-04-25
申请号：CN202210685143.5
申请日：2022-06-16
申请人： 合肥本源量子计算科技有限责任公司
摘要： 本发明公开了一种超导硅片及其制备方法。该制备方法包括：提供具有通孔的硅片，硅片包括相对设置的第一表面和第二表面；在第一温度下，从硅片的第一表面沉积超导材料，以在硅片的第一表面以及通孔的孔壁镀上第一层超导膜；在高于第一温度的第二温度下，从硅片的第二表面沉积超导材料，以在硅片的第二表面镀上与第一层超导膜接续的第二层超导膜。该超导硅片采用该制备方法得到。通过上述方式，本发明能够避免超导膜出现破损，使硅片两个表面形成可靠的超导连接。
-
公开(公告)号：CN115707325A
公开(公告)日：2023-02-17
申请号：CN202110930147.0
申请日：2021-08-13
申请人： 合肥本源量子计算科技有限责任公司
摘要： 本申请公开了一种掩模版制备方法、掩模版、约瑟夫森结元件及量子芯片，属于量子信息领域，尤其是量子计算技术领域。掩模版制备方法包括：提供一介质层，所述介质层的厚度与待制备的目标图形的线宽之比大于图形化设备允许的切割深宽比；确定所述介质层的第一子层和第二子层，其中，所述第二子层的厚度与所述目标图形的线宽之比小于或等于所述切割深宽比；形成位于所述第二子层上的所述目标图形，以及位于所述第一子层上的第一图形，且所述第一图形暴露出所述目标图形。本申请能够在提供的介质层厚度与待制备的目标图形的线宽之比大于图形化设备允许的切割深宽比时，能够制备出包含目标图形的掩模版。
-
公开(公告)号：CN115440653A
公开(公告)日：2022-12-06
申请号：CN202210354267.5
申请日：2022-04-02
申请人： 合肥本源量子计算科技有限责任公司
IPC分类号： H01L21/768 , H01L23/48 , H01L39/06 , G06N10/20 , G06N10/40
摘要： 本申请公开了一种半导体结构的制备方法、半导体结构及超导量子器件，属于量子信息领域。所述制备方法通过先形成第一掩膜于衬底的表面，所述表面包括相对的第一表面和第二表面，再图形化所述第一掩膜获得第一窗口和第二窗口，且所述第一窗口位于所述第一表面，所述第二窗口位于所述第二表面，然后利用氢氧化钾溶液通过所述第一窗口和所述第二窗口刻蚀所述衬底获得通孔，所述通孔包括连通的第一部分通孔和第二部分通孔，且所述第一部分通孔形成于所述第一表面，所述第二部分通孔形成于所述第二表面。本申请获得的通孔中，第一部分通孔的侧壁和第二部分通孔的侧壁均呈倾斜，有助于在侧壁生长材料实现互连的工艺。
-
公开(公告)号：CN115685664A
公开(公告)日：2023-02-03
申请号：CN202110869289.0
申请日：2021-07-30
申请人： 合肥本源量子计算科技有限责任公司
IPC分类号： G03F1/38
摘要： 本发明公开了一种硬掩模及其制备方法，硬掩模包括衬底和图形设置层，衬底的表面形成有第一绝缘层，衬底和第一绝缘层上形成有贯穿衬底和第一绝缘层的第一图形线孔，图形设置层形成于第一绝缘层的远离所述衬底的表面上，且图形设置层上形成有贯穿的第二图形线孔，第二图形线孔与第一图形线孔连通，第二图形线孔的侧壁上形成有线宽限制层，第二图形线孔内的线宽限制层限定目标图形的线宽。线宽限制层，能够缩小第二图形线孔的线宽，在采用光刻机光刻时，能够缩小光刻图形的线宽，从而满足芯片设计的需要，摆脱对更为先进的光刻机的依赖，从而节省大量设备成本。本发明还提供了一种硬掩模的制备方法，通过此制备方法制备的硬掩模具有上述有益效果。
-
-
-
-
-
-
-
-
-
搜索结果
33 条记录 (耗时 0.068 秒)
