公开(公告)号：CN116825715A

公开(公告)日：2023-09-29

申请号：CN202310684955.2

申请日：2023-06-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄一涵 ,  张复成 ,  蓝文廷 ,  朱熙甯 ,  黄麟淯 ,  江国诚

IPC: H01L21/768 ,  H01L23/538

Abstract: 本公开描述了一种在晶圆边缘上形成具有氧化物结构的半导体结构的方法。该方法包括在第一衬底上形成器件层，在器件层上形成互连层，在互连层的顶表面上并沿着互连层的侧壁表面形成氧化物结构，在氧化物结构和互连层上形成接合层，以及用接合层将器件层接合到第二衬底。本申请的实施例还公开了一种半导体结构。

公开(公告)号：CN115763347A

公开(公告)日：2023-03-07

申请号：CN202210935524.4

申请日：2022-08-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 朱熙甯 ,  蓝文廷 ,  黄一涵 ,  江国诚 ,  王志豪

IPC: H01L21/683

Abstract: 制造半导体器件结构的方法包括将器件衬底接合至第一剥离层。第一剥离层设置在第一载体衬底上，并且器件衬底具有面向第一载体衬底的第一侧和与第一侧相对的第二侧。器件衬底具有第一宽度。对器件衬底执行前段制程(FEOL)工艺和后段制程(BEOL)工艺。将具有第二剥离层的第二载体衬底接合在器件衬底的第二侧上。通过去除第一剥离层来去除第一载体衬底。在去除第一载体衬底之后，器件衬底的宽度保持第一宽度。

公开(公告)号：CN222896688U

公开(公告)日：2025-05-23

申请号：CN202421461826.3

申请日：2024-06-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 梁正庸 ,  叶韦廷 ,  黄一涵 ,  吴振豪 ,  李安璿 ,  赵皇麟 ,  彭羽筠 ,  林耕竹

IPC: H01L23/538 ,  H10D84/83

Abstract: 一种半导体结构，包括集成电路芯片，其具有装置区与周边区。第一集成电路芯片包括基板；装置层，位于基板上；内连线结构，位于装置层上；氮化物层，位于周边区中的内连线结构的第一部分上；以及氧化物层，位于装置区中的内连线结构的第二部分上。氧化物层的上表面与氮化物层的上表面实质上共平面。半导体结构还包括第二集成电路芯片位于氧化物层上。