-
公开(公告)号：CN101819812B
公开(公告)日：2013-05-29
申请号：CN201010125288.7
申请日：2010-02-24
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/403 , G11C11/408 , G11C11/409
CPC classification number: G11C7/1042 , G11C8/04
Abstract: 本发明涉及交错式存储器电路及交错存取存储器电路的方法。一种交错式存储器电路包括第一存储器库，包括至少一第一存储器晶格；第一区域控制电路；第二存储器库，包括至少一第二存储器晶格，并与第二字元线及第二位元线；一第二区域控制电路；输入输出区块，与该第一存储器库及该第二存储器库耦接；以及全域控制电路，交错式存取包括使用一时钟脉冲信号，该时钟脉冲信号包括一第一周期与一第二周期，分别用以存取该第一存储器晶格与该第二存储器晶格，其中该第二周期用以使能该第一区域控制电路以触发一第一读行选取信号的一第一转变，其中该第一读行选取信号用以存取该第一存储器晶格。本发明对字元线信号脉宽有更理想的控制力。
-
公开(公告)号：CN101819812A
公开(公告)日：2010-09-01
申请号：CN201010125288.7
申请日：2010-02-24
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/403 , G11C11/408 , G11C11/409
CPC classification number: G11C7/1042 , G11C8/04
Abstract: 本发明涉及交错式存储器电路及交错存取存储器电路的方法。一种交错式存储器电路包括第一存储器库，包括至少一第一存储器晶格；第一区域控制电路；第二存储器库，包括至少一第二存储器晶格，并与第二字元线及第二位元线；一第二区域控制电路；输入输出区块，与该第一存储器库及该第二存储器库耦接；以及全域控制电路，交错式存取包括使用一时钟脉冲信号，该时钟脉冲信号包括一第一周期与一第二周期，分别用以存取该第一存储器晶格与该第二存储器晶格，其中该第二周期用以使能该第一区域控制电路以触发一第一读行选取信号的一第一转变，其中该第一读行选取信号用以存取该第一存储器晶格。本发明对字元线信号脉宽有更理想的控制力。
-
公开(公告)号：CN101859773B
公开(公告)日：2013-07-17
申请号：CN201010155579.0
申请日：2010-04-02
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G11C5/005 , G11C11/4125 , G11C11/417 , G11C29/52 , H01L23/5223 , H01L23/556 , H01L27/0629 , H01L27/101 , H01L27/105 , H01L27/1104 , H01L28/40 , H01L28/60 , H01L2924/0002 , Y10T29/43 , H01L2924/00
Abstract: 本发明公开了一种电路及方法，该电路包括：电容器，具有包括彼此大体平行的多个条状物的至少一导体层；多个条状物中的两相邻条状物形成第一电容值；两相邻条状物的第一和第二条状物分别形成第一端和第二端；从第一端与第二端看进电容器的电容值包括多个第一电容值合成的电容值；存储器元件，具有耦接第一端的输入端及耦接第二端的输出端；电容器将电荷提供给输入端与输出端以改善存储器元件的辐射加固程度。本发明关于可改善SER FIT率的网状电容器。在一实施例中，电容器连接于一正反器中一闩锁器的输入端与输出端之间，使正反器难以因辐射(例如中子或α粒子)而翻转。在某些实施例中，电容器位于正反器的正上方以节省芯片布局面积。
-
Patent Agency Ranking
公开(公告)号：CN101937717A
公开(公告)日：2011-01-05
申请号：CN201010221425.7
申请日：2010-06-30
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G11C13/00 , G11C5/147 , G11C7/00 , G11C7/062 , G11C7/22 , G11C13/0004 , G11C13/004 , G11C16/26 , G11C17/16 , G11C17/165 , G11C17/18 , G11C2013/0045
Abstract: 本发明提供一种测量电阻值的方法及电路，该电路包括：一第一子电路，用以接收一输入电压，并产生一第一电压与一第二电压，该第一电压产生流经一电阻性装置的一第一电流，而该第二电压产生该第二电流；一节点，电性耦接至该电阻性装置，并具有一第三电压，该第三电压产生一第三电流；以及一第二子电路，用以产生一第四电压，其具有一逻辑态，表示该电阻性装置的逻辑态。本发明可以有效率并精确地测量电熔丝电阻值。
-
公开(公告)号：CN101937717B
公开(公告)日：2013-10-23
申请号：CN201010221425.7
申请日：2010-06-30
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G11C13/00 , G11C5/147 , G11C7/00 , G11C7/062 , G11C7/22 , G11C13/0004 , G11C13/004 , G11C16/26 , G11C17/16 , G11C17/165 , G11C17/18 , G11C2013/0045
Abstract: 本发明提供一种测量电阻值的方法及电路，该电路包括：一第一子电路，用以接收一输入电压，并产生一第一电压与一第二电压，该第一电压产生流经一电阻性装置的一第一电流，而该第二电压产生该第二电流；一节点，电性耦接至该电阻性装置，并具有一第三电压，该第三电压产生一第三电流；以及一第二子电路，用以产生一第四电压，其具有一逻辑态，表示该电阻性装置的逻辑态。本发明可以有效率并精确地测量电熔丝电阻值。
-
公开(公告)号：CN101582292B
公开(公告)日：2012-12-12
申请号：CN200910141271.8
申请日：2009-05-14
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/40 , G11C11/413 , G11C11/412
CPC classification number: G11C11/413
Abstract: 一种存储器电路与存储器电路操作方法，该电路包括一存储器阵列。存储器阵列包括多个存储器单元、多个第一位元线、以及多个协助写入闩锁器。存储器单元排列成多个行与多个列。各第一位元线耦接至存储器阵列的一列。各协助写入闩锁器耦接至第一位元线之一，用以增加所耦接的第一位元线之一的一电压。本发明可改善写入效能与可靠度。通过使用解码信号控制协助写入闩锁器的操作，可降低功率耗损，并提升写入速率。
-
公开(公告)号：CN101859773A
公开(公告)日：2010-10-13
申请号：CN201010155579.0
申请日：2010-04-02
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G11C5/005 , G11C11/4125 , G11C11/417 , G11C29/52 , H01L23/5223 , H01L23/556 , H01L27/0629 , H01L27/101 , H01L27/105 , H01L27/1104 , H01L28/40 , H01L28/60 , H01L2924/0002 , Y10T29/43 , H01L2924/00
Abstract: 本发明公开了一种电路及方法，该电路包括：电容器，具有包括彼此大体平行的多个条状物的至少一导体层；多个条状物中的两相邻条状物形成第一电容值；两相邻条状物的第一和第二条状物分别形成第一端和第二端；从第一端与第二端看进电容器的电容值包括多个第一电容值合成的电容值；存储器元件，具有耦接第一端的输入端及耦接第二端的输出端；电容器将电荷提供给输入端与输出端以改善存储器元件的辐射加固程度。本发明关于可改善SER FIT率的网状电容器。在一实施例中，电容器连接于一正反器中一闩锁器的输入端与输出端之间，使正反器难以因辐射(例如中子或α粒子)而翻转。在某些实施例中，电容器位于正反器的正上方以节省芯片布局面积。
-
公开(公告)号：CN101582292A
公开(公告)日：2009-11-18
申请号：CN200910141271.8
申请日：2009-05-14
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/40 , G11C11/413 , G11C11/412
CPC classification number: G11C11/413
Abstract: 一种存储器电路与存储器电路操作方法，该电路包括一存储器阵列。存储器阵列包括多个存储器单元、多个第一位元线、以及多个协助写入闩锁器。存储器单元排列成多个行与多个列。各第一位元线耦接至存储器阵列的一列。各协助写入闩锁器耦接至第一位元线之一，用以增加所耦接的第一位元线之一的一电压。本发明可改善写入效能与可靠度。通过使用解码信号控制协助写入闩锁器的操作，可降低功率耗损，并提升写入速率。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.039 seconds)
