公开(公告)号：CN103367368B

公开(公告)日：2016-01-20

申请号：CN201310003937.X

申请日：2013-01-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 傅景鸿 ,  柯钧耀 ,  简铎欣 ,  许庭祯

IPC: H01L27/115 ,  H01L21/8247 ,  G11C16/04

CPC classification number: H01L27/11521 ,  G11C16/0408 ,  H01L21/0223 ,  H01L21/265 ,  H01L21/28273 ,  H01L21/30604 ,  H01L21/32055 ,  H01L21/76205 ,  H01L21/76213 ,  H01L21/76224 ,  H01L21/76237 ,  H01L27/11517 ,  H01L27/11558 ,  H01L28/40 ,  H01L28/60 ,  H01L29/42324 ,  H01L29/66825

Abstract: 一种器件，包括有源区和耦合电容器。电容器包括第一浮置栅极，作为耦合电容器的电容器上极板，以及掺杂的半导体区，作为耦合电容器的电容器下极板。掺杂半导体区包括位于有源区的表面处的表面部，以及低于表面部的底面的侧壁部。侧壁部位于有源区的侧壁上。电容器绝缘体设置在电容器上极板和电容器下极板之间。电容器绝缘体包括上部，以及低于上部的底面的侧壁部。本发明还提供了多次可编程存储单元及其形成方法。

公开(公告)号：CN119072226A

公开(公告)日：2024-12-03

申请号：CN202410950372.4

申请日：2024-07-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏淑慧 ,  郑新立 ,  徐英杰 ,  简铎欣 ,  林均颖 ,  吴细闵 ,  张聿骐 ,  许庭祯

IPC: H10N97/00

Abstract: 本发明提供一种实施例提供了用于包括具有合并区的沟渠电容结构的集成电路装置的技术和装置。填充合并区的材料不同于沟渠电容结构的电极层中所包括的材料。此外，填充合并区的材料包括热膨胀系数和弹性模量，其与沟渠电容结构的架构相结合，相对于另一具有沟渠电容结构的集成电路装置，该沟渠电容结构包括相同材料的合并区和电极层，减少集成电路装置内的热应力和/或应变。

公开(公告)号：CN113053877A

公开(公告)日：2021-06-29

申请号：CN202011563976.1

申请日：2020-12-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑新立 ,  林均颖 ,  亚历山大卡尔尼斯基 ,  黄士芬 ,  苏淑慧 ,  许庭祯 ,  简铎欣 ,  徐英杰 ,  吴细闵 ,  张聿骐

IPC: H01L27/08 ,  H01L21/822 ,  H01L27/108 ,  H01L21/8242

Abstract: 本公开的各种实施例涉及一种包含邻接沟槽电容器的柱结构的集成电路(IC)。衬底具有定义沟槽的多个侧壁。沟槽延伸到衬底的前侧表面中。沟槽电容器包含多个电容器电极层和多个电容器介电层，多个电容器电极层和多个电容器介电层分别衬于沟槽且定义衬底内的空腔。柱结构设置于衬底内。柱结构具有第一宽度和小于第一宽度的第二宽度。第一宽度与衬底的前侧表面对准，且第二宽度与设置在前侧表面之下的第一点对准。

公开(公告)号：CN113053877B

公开(公告)日：2025-03-21

申请号：CN202011563976.1

申请日：2020-12-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑新立 ,  林均颖 ,  亚历山大卡尔尼斯基 ,  黄士芬 ,  苏淑慧 ,  许庭祯 ,  简铎欣 ,  徐英杰 ,  吴细闵 ,  张聿骐

IPC: H10D84/00 ,  H10D84/03 ,  H10B12/00

Abstract: 本公开的各种实施例涉及一种包含邻接沟槽电容器的柱结构的集成电路(IC)。衬底具有定义沟槽的多个侧壁。沟槽延伸到衬底的前侧表面中。沟槽电容器包含多个电容器电极层和多个电容器介电层，多个电容器电极层和多个电容器介电层分别衬于沟槽且定义衬底内的空腔。柱结构设置于衬底内。柱结构具有第一宽度和小于第一宽度的第二宽度。第一宽度与衬底的前侧表面对准，且第二宽度与设置在前侧表面之下的第一点对准。

公开(公告)号：CN118841405A

公开(公告)日：2024-10-25

申请号：CN202410849412.6

申请日：2024-06-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈俊纮 ,  施启元 ,  郑新立 ,  黄士芬 ,  简铎欣 ,  张聿骐

IPC: H01L23/64 ,  H10N97/00

Abstract: 根据本申请的实施例提供了电阻器及其形成方法。根据本发明实施例提供了一种器件结构包括：衬底；第一金属间介电(IMD)层，位于衬底上方；电阻器，包括位于第一IMD层上方的第一电阻器层、位于第一电阻器层上方的第二电阻器层、以及位于第二电阻器层上方的第三电阻器层；第二IMD层，位于第一IMD层和电阻器上方；以及第一接触通孔，延伸穿过第二IMD层和第三电阻器层，并且终止于第一电阻器层中，和第二接触通孔，延伸穿过第二IMD层和第三电阻器层，并且终止于第一电阻器层中。根据本申请的其他实施例，还提供了半导体器件及其形成方法。

公开(公告)号：CN103367368A

公开(公告)日：2013-10-23

申请号：CN201310003937.X

申请日：2013-01-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 傅景鸿 ,  柯钧耀 ,  简铎欣 ,  许庭祯

IPC: H01L27/115 ,  H01L21/8247 ,  G11C16/04

CPC classification number: H01L27/11521 ,  G11C16/0408 ,  H01L21/0223 ,  H01L21/265 ,  H01L21/28273 ,  H01L21/30604 ,  H01L21/32055 ,  H01L21/76205 ,  H01L21/76213 ,  H01L21/76224 ,  H01L21/76237 ,  H01L27/11517 ,  H01L27/11558 ,  H01L28/40 ,  H01L28/60 ,  H01L29/42324 ,  H01L29/66825

Abstract: 一种器件，包括有源区和耦合电容器。电容器包括第一浮置栅极，作为耦合电容器的电容器上极板，以及掺杂的半导体区，作为耦合电容器的电容器下极板。掺杂半导体区包括位于有源区的表面处的表面部，以及低于表面部的底面的侧壁部。侧壁部位于有源区的侧壁上。电容器绝缘体设置在电容器上极板和电容器下极板之间。电容器绝缘体包括上部，以及低于上部的底面的侧壁部。本发明还提供了多次可编程存储单元及其形成方法。

公开(公告)号：CN222320270U

公开(公告)日：2025-01-07

申请号：CN202420657915.9

申请日：2024-04-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈俊纮 ,  郑新立 ,  萧茹雄 ,  黄士芬 ,  简铎欣 ,  梁育玮

IPC: H01L23/64 ,  H01L23/522

Abstract: 本实用新型实施例的各种实施例涉及一种包括具有半导体电阻器结构的半导体装置和用于形成半导体电阻器结构的技术。技术包括在层(例如，渐变电阻层)内形成具有不同硅/铬比率的硅铬材料的层作为形成半导体电阻器结构的一部分。渐变电阻层可以补偿可能导致渐变电阻层的膜损坏、变薄、结晶或成分偏移的半导体制造工艺(例如，刻蚀、氧化、热退火)以扩大用于制造半导体电阻器结构的工艺窗口。相对于使用硅铬材料的均匀层制造的其他半导体电阻器结构，扩大的工艺窗口可以改善半导体电阻器结构的效能(例如，电阻和/或阻抗均匀性)。