-
公开(公告)号：CN102779822B
公开(公告)日：2017-04-12
申请号：CN201110308583.0
申请日：2011-10-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/525 , H01L21/768
CPC classification number: H01L21/76886 , H01L23/5256 , H01L2924/0002 , H01L2924/00
Abstract: 一种一次性可编程(OTP)器件，包括：至少一个晶体管；以及熔丝，与至少一个晶体管电连接。该熔丝包括：含硅线，在熔丝的第一节点和第二节点之间连续延伸；第一含硅化物部分，被设置在含硅线上方；以及第二含硅化物部分，被设置在含硅线上方，其中，第二含硅化物部分与第一含硅化物部分以预定距离分隔开，并且预定距离基本上等于或小于含硅线的长度。本发明还提供了一次性可编程器件及其形成方法。
-
公开(公告)号：CN113053877B
公开(公告)日：2025-03-21
申请号：CN202011563976.1
申请日：2020-12-25
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开的各种实施例涉及一种包含邻接沟槽电容器的柱结构的集成电路(IC)。衬底具有定义沟槽的多个侧壁。沟槽延伸到衬底的前侧表面中。沟槽电容器包含多个电容器电极层和多个电容器介电层，多个电容器电极层和多个电容器介电层分别衬于沟槽且定义衬底内的空腔。柱结构设置于衬底内。柱结构具有第一宽度和小于第一宽度的第二宽度。第一宽度与衬底的前侧表面对准，且第二宽度与设置在前侧表面之下的第一点对准。
-
公开(公告)号：CN109427753B
公开(公告)日：2021-07-20
申请号：CN201711259226.3
申请日：2017-12-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/64
Abstract: 本公开实施例提供一种电容结构及形成上述电容结构的方法，包括提供具有二维沟槽阵列的基板的掺杂区。数个区段定义于上述二维沟槽阵列中。这些区段的每一者具有沿着上述基板延伸的数个凹槽所形成的阵列，且这些区段相对于上述二维沟槽阵列的中心旋转对称。第一导电层位于上述表面、上述凹槽的底部以及侧壁上，且第一导电层以第一介电层与上述基板绝缘。第二导电层位于第一导电层上，且第二导电层以第二介电层与第一导电层绝缘。第一与第二接点各自连接至第一导电层与第二导电层的露出的顶表面。第三接点连接至上述电容结构的局部区域中的基板。
-
公开(公告)号：CN102779822A
公开(公告)日：2012-11-14
申请号：CN201110308583.0
申请日：2011-10-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L21/76886 , H01L23/5256 , H01L2924/0002 , H01L2924/00
Abstract: 一种一次性可编程(OTP)器件，包括：至少一个晶体管；以及熔丝，与至少一个晶体管电连接。该熔丝包括：含硅线，在熔丝的第一节点和第二节点之间连续延伸；第一含硅化物部分，被设置在含硅线上方；以及第二含硅化物部分，被设置在含硅线上方，其中，第二含硅化物部分与第一含硅化物部分以预定距离分隔开，并且预定距离基本上等于或小于含硅线的长度。本发明还提供了一次性可编程器件及其形成方法。
-
公开(公告)号：CN119072226A
公开(公告)日：2024-12-03
申请号：CN202410950372.4
申请日：2024-07-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H10N97/00
Abstract: 本发明提供一种实施例提供了用于包括具有合并区的沟渠电容结构的集成电路装置的技术和装置。填充合并区的材料不同于沟渠电容结构的电极层中所包括的材料。此外，填充合并区的材料包括热膨胀系数和弹性模量，其与沟渠电容结构的架构相结合，相对于另一具有沟渠电容结构的集成电路装置，该沟渠电容结构包括相同材料的合并区和电极层，减少集成电路装置内的热应力和/或应变。
-
Patent Agency Ranking
公开(公告)号：CN113053877A
公开(公告)日：2021-06-29
申请号：CN202011563976.1
申请日：2020-12-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/08 , H01L21/822 , H01L27/108 , H01L21/8242
Abstract: 本公开的各种实施例涉及一种包含邻接沟槽电容器的柱结构的集成电路(IC)。衬底具有定义沟槽的多个侧壁。沟槽延伸到衬底的前侧表面中。沟槽电容器包含多个电容器电极层和多个电容器介电层，多个电容器电极层和多个电容器介电层分别衬于沟槽且定义衬底内的空腔。柱结构设置于衬底内。柱结构具有第一宽度和小于第一宽度的第二宽度。第一宽度与衬底的前侧表面对准，且第二宽度与设置在前侧表面之下的第一点对准。
-
公开(公告)号：CN110867433A
公开(公告)日：2020-03-06
申请号：CN201910554517.8
申请日：2019-06-25
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例涉及用于高密度沟槽电容器的薄膜方案。本申请案的各种实施例涉及一种具有高电容密度的沟槽电容器及其形成方法。在一些实施例中，所述沟槽电容器上覆于衬底且填充通过所述衬底界定的沟槽。所述沟槽电容器包括下电容器电极、电容器介电质层和上电容器电极。所述电容器介电质层上覆于所述下电容器电极且加衬里于所述沟槽。所述上电容器电极上覆于所述电容器介电质层且在所述电容器介电质层上方加衬里于所述沟槽。所述电容器介电质层包括高介电系数材料。通过针对所述介电质层使用高介电系数材料，所述沟槽电容器可具有适用于配合高性能移动装置使用的高电容密度。
-
公开(公告)号：CN109427753A
公开(公告)日：2019-03-05
申请号：CN201711259226.3
申请日：2017-12-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/64
Abstract: 本公开实施例提供一种电容结构及形成上述电容结构的方法，包括提供具有二维沟槽阵列的基板的掺杂区。数个区段定义于上述二维沟槽阵列中。这些区段的每一者具有沿着上述基板延伸的数个凹槽所形成的阵列，且这些区段相对于上述二维沟槽阵列的中心旋转对称。第一导电层位于上述表面、上述凹槽的底部以及侧壁上，且第一导电层以第一介电层与上述基板绝缘。第二导电层位于第一导电层上，且第二导电层以第二介电层与第一导电层绝缘。第一与第二接点各自连接至第一导电层与第二导电层的露出的顶表面。第三接点连接至上述电容结构的局部区域中的基板。
-
公开(公告)号：CN221041125U
公开(公告)日：2024-05-28
申请号：CN202322757527.6
申请日：2023-10-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/64 , H01L23/522 , H10B12/00
Abstract: 一种集成电路(integrated circuit；IC)包含电荷储存装置。电荷储存装置包含延伸至基材中的第一电荷储存堆叠，及延伸至基材中并沿第一方向相邻于第一电荷储存堆叠的第二电荷储存堆叠。第一电荷储存堆叠与第二电荷储存堆叠沿垂直于第一方向的第二方向纵向延伸，且第一电荷储存堆叠与第二电荷储存堆叠具有沿第二方向的偏移量，偏移量大于零。
-
公开(公告)号：CN220873578U
公开(公告)日：2024-04-30
申请号：CN202321568308.7
申请日：2023-06-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/64
Abstract: 本申请的各种实施例是有关于一种集成芯片。所述集成芯片包括上覆于基底上的沟道电容器。沟道电容器包括多个电容器电极结构、多个翘曲减小结构及多个电容器介电结构。所述多个电容器电极结构、所述多个翘曲减小结构与所述多个电容器介电结构交替地堆栈且界定在垂直方向上延伸至基底中的沟道段。所述多个电容器电极结构包含金属组分及氮组分。所述多个翘曲减小结构包含金属组分、氮组分及氧组分。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.04 seconds)
