-
公开(公告)号:CN104037226A
公开(公告)日:2014-09-10
申请号:CN201310236958.6
申请日:2013-06-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/0847 , H01L21/283 , H01L21/30604 , H01L21/823418 , H01L21/823431 , H01L21/823814 , H01L21/845 , H01L27/0886 , H01L27/0924 , H01L29/41758 , H01L29/66477 , H01L29/66545 , H01L29/6656 , H01L29/66795 , H01L29/6681 , H01L29/7835 , H01L29/785
Abstract: 本发明实施例为一种半导体器件、一种FinFET器件以及一种形成FinFET器件的方法。一种实施例为一种半导体器件,包括在衬底上方延伸的第一半导体鳍、在第一半导体鳍上的第一源极区以及在第一半导体鳍上的第一漏极区。第一源极区具有第一宽度并且第一漏极区具有与第一宽度不同的第二宽度。本发明还公开了一种具有非对称源极/漏极结构的FinFET及其制造方法。
-
公开(公告)号:CN101221629B
公开(公告)日:2010-12-29
申请号:CN200810002239.7
申请日:2008-01-02
Applicant: 台湾积体电路制造股份有限公司
Inventor: 宋明相
IPC: G06K19/077 , H01L27/02 , H01L23/482 , H01L23/60 , H05K9/00
CPC classification number: G06K19/07 , H01L2924/0002 , H01L2924/00
Abstract: 一种智能卡芯片以及放置输入/输出焊盘的方法,该智能卡芯片包括用于向智能卡读取器传送数据的多个电性接点。在一个实施例中,智能卡芯片包括核心电路以及对应于电性接点的多个输入/输出焊盘,其中输入/输出焊盘划分成至少一个第一列以及放置成与第一列直接相邻的第二列,使得第一列以及第二列形成丛聚。在另一个实施例中,八个输入/输出焊盘被划分成彼此直接相邻的两列。丛聚可被核心电路部分地包围。芯片还可包括静电放电网络,包括VDD以及GND总线,以改善静电放电保护而减少芯片的尺寸。本发明能够大幅减少芯片尺寸,而仍然提供极佳的静电放电功能,并且不限定芯片内丛聚的配置;此外,本发明能够容易地与芯片内电压稳压器整合。
-
-
公开(公告)号:CN102769029B
公开(公告)日:2015-11-25
申请号:CN201110368821.7
申请日:2011-11-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L27/02 , H01L21/28 , H01L21/02
CPC classification number: H01L27/0266 , H01L29/0653 , H01L29/402 , H01L29/41775 , H01L29/42372 , H01L29/4238 , H01L29/456 , H01L29/4966 , H01L29/4983 , H01L29/66484 , H01L29/66545 , H01L29/66659 , H01L29/66666 , H01L29/66681 , H01L29/7835
Abstract: 本发明公开了一种具有栅极叠层的器件,该器件包括漏极、源极、以及栅极叠层。栅极叠层具有栅极介电层、直接位于栅极介电层顶部上的栅极导电层、以及直接位于栅极导电层的顶部上的第一栅极层和第二栅极层。第一栅极层的第一电阻高于第二栅极层的第二电阻。第二栅极层是导电的,与栅极导电层电连接,并且具有接触端,该接触端被配置为作为器件的栅极的接触端。还公开了该栅极叠层的制造方法。
-
公开(公告)号:CN104637993A
公开(公告)日:2015-05-20
申请号:CN201410032858.6
申请日:2014-01-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L21/28
CPC classification number: H01L27/0251 , H01L21/26513 , H01L21/823437 , H01L21/823493 , H01L21/823828 , H01L21/823871 , H01L21/823892 , H01L27/0207 , H01L27/088 , H01L27/0928 , H01L29/66477
Abstract: 半导体布置包括阱区和设置在阱区内的第一区域。第一区域包括第一导电类型。半导体布置包括在第一区域的第一侧上设置在阱区之上的第一栅极。第一栅极包括背离阱区的第一顶面。第一顶面具有第一顶面积。半导体布置包括设置在第一栅极之上的第一栅极接触件。第一栅极接触件包括朝向阱区的第一底面。第一底面具有第一底面积。第一底面积覆盖第一顶面积的至少约三分之二。本发明还提供了促进提高热传导性的半导体布置。
-
公开(公告)号:CN108615542B
公开(公告)日:2021-06-29
申请号:CN201710845487.7
申请日:2017-09-19
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例提供一种存储装置包括存储电路及熔丝保护电路。所述存储电路包括存储单元及编程线。所述存储单元包括熔丝。所述编程线被配置成接收用于对所述熔丝进行编程的编程电压。所述熔丝保护电路耦合至所述存储电路并被配置成防止对所述熔丝进行意外的编程。一种防止对存储装置的存储单元的熔丝进行意外的编程的方法亦被提供。
-
公开(公告)号:CN102545922B
公开(公告)日:2014-09-17
申请号:CN201110457091.8
申请日:2011-12-27
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H02H9/046 , H01L27/0262 , H03F3/24 , H04B1/0475 , H04B2001/0408
Abstract: 一种用于射频发射机的静电放电电路,包括:可控硅整流器(SCR),电耦合至功率放大器的输出;ESD检测电路,响应于在ESD总线上检测到静电放电来触发SCR;以及ESD箝位电路,耦合至第一电压线。
-
公开(公告)号:CN100416823C
公开(公告)日:2008-09-03
申请号:CN200510093816.4
申请日:2005-08-30
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L27/0255
Abstract: 本发明是有关于一种静电放电防护装置与其制造方法。在实施例中,静电放电防护装置至少包括形成在衬底中的齐纳二极管以及形成相邻于齐纳二极管的N型金属氧化物半导体装置。齐纳二极管具有两个掺杂区、位于两个掺杂区之间的具有接地电位的栅极以及形成在衬底中的两个轻掺杂漏极区。轻掺杂漏极区的其中之一者是位于两个掺杂区的每一者与栅极之间。NMOS装置至少包括形成于基板中的源极与漏极以及位于源极与漏极之间的第二栅极。
-
公开(公告)号:CN101221629A
公开(公告)日:2008-07-16
申请号:CN200810002239.7
申请日:2008-01-02
Applicant: 台湾积体电路制造股份有限公司
Inventor: 宋明相
IPC: G06K19/077 , H01L27/02 , H01L23/482 , H01L23/60 , H05K9/00
CPC classification number: G06K19/07 , H01L2924/0002 , H01L2924/00
Abstract: 一种智能卡芯片以及放置输入/输出焊盘的方法,该智能卡芯片包括用于向智能卡读取器传送数据的多个电性接点。在一个实施例中,智能卡芯片包括核心电路以及对应于电性接点的多个输入/输出焊盘,其中输入/输出焊盘划分成至少一个第一列以及放置成与第一列直接相邻的第二列,使得第一列以及第二列形成丛聚。在另一个实施例中,八个输入/输出焊盘被划分成彼此直接相邻的两列。丛聚可被核心电路部分地包围。芯片还可包括静电放电网络,包括VDD以及GND总线,以改善静电放电保护而减少芯片的尺寸。本发明能够大幅减少芯片尺寸,而仍然提供极佳的静电放电功能,并且不限定芯片内丛聚的配置;此外,本发明能够容易地与芯片内电压稳压器整合。
-
公开(公告)号:CN104637993B
公开(公告)日:2018-04-20
申请号:CN201410032858.6
申请日:2014-01-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L21/28
CPC classification number: H01L27/0251 , H01L21/26513 , H01L21/823437 , H01L21/823493 , H01L21/823828 , H01L21/823871 , H01L21/823892 , H01L27/0207 , H01L27/088 , H01L27/0928 , H01L29/66477
Abstract: 半导体布置包括阱区和设置在阱区内的第一区域。第一区域包括第一导电类型。半导体布置包括在第一区域的第一侧上设置在阱区之上的第一栅极。第一栅极包括背离阱区的第一顶面。第一顶面具有第一顶面积。半导体布置包括设置在第一栅极之上的第一栅极接触件。第一栅极接触件包括朝向阱区的第一底面。第一底面具有第一底面积。第一底面积覆盖第一顶面积的至少约三分之二。本发明还提供了促进提高热传导性的半导体布置。
-
-
-
-
-
-
-
-
-