公开(公告)号：CN109786386A

公开(公告)日：2019-05-21

申请号：CN201811343392.6

申请日：2018-11-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林翊娟 ,  庄强名 ,  吴尚彦

IPC: H01L27/11524 ,  H01L27/11531

Abstract: 一种制造半导体装置的方法，包括以下步骤。衬底具有虚设区域及存储器单元区域。在存储器单元区域的衬底上方形成多个第一堆叠结构。在虚设区域中的衬底上方形成至少一个第二堆叠结构。在衬底上方形成导电层，以覆盖第一堆叠结构及至少一个第二堆叠结构。对导电层执行平坦化工艺，以暴露第一堆叠结构及至少一个第二堆叠结构的顶表面。图案化导电层，以在相邻的两个第一堆叠结构之间形成擦除栅极，以及在相邻的两个第一堆叠结构外部形成第一选择栅极及第二选择栅极。

公开(公告)号：CN104253099A

公开(公告)日：2014-12-31

申请号：CN201310485244.9

申请日：2013-10-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴尚彦 ,  陈奕志 ,  刘宜升 ,  简荣亮 ,  蔡富村 ,  郑志成 ,  陈英豪

IPC: H01L23/488 ,  H01L21/60

CPC classification number: H01L27/1464 ,  H01L24/05 ,  H01L27/1463 ,  H01L27/14634 ,  H01L27/14636 ,  H01L2224/04042 ,  H01L2224/48463 ,  H01L2924/13091 ,  H01L2924/00

Abstract: 本发明提供了一种包括设置在衬底上的光感测区的半导体器件，该半导体器件包括具有位于焊盘元件下方的一个或多个图案化的层的接合结构。焊盘元件可连接至光感测区并且可形成在设置在衬底上的第一金属层中。器件的第二金属层具有第一接合区，第一接合区是位于焊盘元件下方的第二金属层的区域。第二金属层的第一接合区包括被介电质介入的多个导线的图案。通孔连接焊盘元件和第二金属层。本发明还提供了一种制造接合结构的方法。

公开(公告)号：CN113327905B

公开(公告)日：2025-04-25

申请号：CN202110184824.9

申请日：2021-02-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈信吉 ,  黄薰瑩 ,  李智铭 ,  吴尚彦 ,  杨智安 ,  何弘伟 ,  张朝钦 ,  黄琮伟

IPC: H01L23/488 ,  H01L21/48

Abstract: 一种半导体装置结构和其形成方法，其结构包括有一或多个装置形成于其上的基板、设置在基板上的一或多个接合垫，及设置在一或多个接合垫上的第一钝化层。第一钝化层包括具有第一介电材料的第一钝化子层、设置在第一钝化子层上的第二钝化子层，并且第二钝化子层具有不同于第一介电材料的第二介电材料。第一钝化层进一步包括设置在第二钝化子层上的第三钝化子层，并且第三钝化子层具有不同于第二介电材料的第三介电材料。第一、第二及第三钝化子层中的至少两者各自包括氮化物。

公开(公告)号：CN104253099B

公开(公告)日：2018-06-05

申请号：CN201310485244.9

申请日：2013-10-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴尚彦 ,  陈奕志 ,  刘宜升 ,  简荣亮 ,  蔡富村 ,  郑志成 ,  陈英豪

IPC: H01L23/488 ,  H01L21/60

CPC classification number: H01L27/1464 ,  H01L24/05 ,  H01L27/1463 ,  H01L27/14634 ,  H01L27/14636 ,  H01L2224/04042 ,  H01L2224/48463 ,  H01L2924/13091 ,  H01L2924/00

Abstract: 本发明提供了一种包括设置在衬底上的光感测区的半导体器件，该半导体器件包括具有位于焊盘元件下方的一个或多个图案化的层的接合结构。焊盘元件可连接至光感测区并且可形成在设置在衬底上的第一金属层中。器件的第二金属层具有第一接合区，第一接合区是位于焊盘元件下方的第二金属层的区域。第二金属层的第一接合区包括被介电质介入的多个导线的图案。通孔连接焊盘元件和第二金属层。本发明还提供了一种制造接合结构的方法。

公开(公告)号：CN109786386B

公开(公告)日：2022-11-11

申请号：CN201811343392.6

申请日：2018-11-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林翊娟 ,  庄强名 ,  吴尚彦

IPC: H01L27/11524 ,  H01L27/11531

Abstract: 一种制造半导体装置的方法，包括以下步骤。衬底具有虚设区域及存储器单元区域。在存储器单元区域的衬底上方形成多个第一堆叠结构。在虚设区域中的衬底上方形成至少一个第二堆叠结构。在衬底上方形成导电层，以覆盖第一堆叠结构及至少一个第二堆叠结构。对导电层执行平坦化工艺，以暴露第一堆叠结构及至少一个第二堆叠结构的顶表面。图案化导电层，以在相邻的两个第一堆叠结构之间形成擦除栅极，以及在相邻的两个第一堆叠结构外部形成第一选择栅极及第二选择栅极。

公开(公告)号：CN113327905A

公开(公告)日：2021-08-31

申请号：CN202110184824.9

申请日：2021-02-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈信吉 ,  黄薰瑩 ,  李智铭 ,  吴尚彦 ,  杨智安 ,  何弘伟 ,  张朝钦 ,  黄琮伟

IPC: H01L23/488 ,  H01L21/48

Abstract: 一种半导体装置结构和其形成方法，其结构包括有一或多个装置形成于其上的基板、设置在基板上的一或多个接合垫，及设置在一或多个接合垫上的第一钝化层。第一钝化层包括具有第一介电材料的第一钝化子层、设置在第一钝化子层上的第二钝化子层，并且第二钝化子层具有不同于第一介电材料的第二介电材料。第一钝化层进一步包括设置在第二钝化子层上的第三钝化子层，并且第三钝化子层具有不同于第二介电材料的第三介电材料。第一、第二及第三钝化子层中的至少两者各自包括氮化物。