公开(公告)号：CN118525376A

公开(公告)日：2024-08-20

申请号：CN202280082777.X

申请日：2022-04-13

申请人： 华为技术有限公司

发明人： 鲁微 ,  马俊彩

IPC分类号： H01L29/778 ,  H01L29/06 ,  H01L21/335

摘要： 本申请实施例提供一种半导体器件及其工作方法、电子设备，涉及半导体技术领域，用于提高半导体器件的性能。半导体器件可以用作射频器件，也可以用作功率器件。半导体器件包括：衬底；依次层叠设置于衬底上的沟道层和势垒层；设置于势垒层远离衬底一侧的栅极、源极、漏极以及第一空穴注入层；栅极位于源极和漏极之间；栅极的部分底面覆盖于第一空穴注入层的顶面上，栅极的部分底面与势垒层形成肖特基接触。半导体器件可以抑制电流崩塌和静态电流跌落。

公开(公告)号：CN118116971A

公开(公告)日：2024-05-31

申请号：CN202211517179.9

申请日：2022-11-29

申请人： 华为技术有限公司

发明人： 慕经纬 ,  刘竞存 ,  汤岑 ,  鲁微

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

摘要： 本申请实施例公开一种场效应晶体管及其制备方法、半导体器件、电子设备，涉及半导体技术领域。场效应晶体管包括：衬底、外延层、N型掺杂区、P阱区、N型掺杂层、P型掺杂层、栅介质层、栅极、N型源极区、P型接触区、源极层和漏极层。N型掺杂层位于外延层远离衬底的一侧，且与P阱区无交叠。当场效应晶体管处于正向阻断状态时，P型掺杂层的存在可以显著降低栅介质层的电场强度，实现对栅介质层的有效保护，有助于提升场效应晶体管的正向阻断电压；同时，更低的栅介质层电场强度也为通过JFET区掺杂降低器件导通电阻提供了更大的空间，进而有助于提升场效应晶体管的导通特性。

公开(公告)号：CN118380468A

公开(公告)日：2024-07-23

申请号：CN202310143510.3

申请日：2023-01-20

申请人： 华为技术有限公司

发明人： 慕经纬 ,  汤岑 ,  刘竞存 ,  鲁微

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/08

摘要： 本申请实施例提供一种半导体器件及其制备方法、电子设备，涉及半导体技术领域，用于提升半导体器件的导通特性和击穿特性。半导体器件包括半导体衬底、位于半导体衬底的第一表面内的第一阱区和第二阱区以及位于半导体衬底的第一表面上的栅极。其中，第一阱区和第二阱区之间具有间隔，栅极位于第一阱区和第二阱区之间。第一阱区和第二阱区中的至少一个阱区包括沿第一方向依次设置的第一阱段和第二阱段，第一阱段设置于第二阱段靠近栅极一侧，且第一阱段的掺杂浓度小于第二阱段的掺杂浓度。第一方向与半导体衬底表面平行。

公开(公告)号：CN104134689B

公开(公告)日：2018-02-09

申请号：CN201410257470.6

申请日：2014-06-11

申请人： 华为技术有限公司

发明人： 鲁微

IPC分类号： H01L29/778 ,  H01L29/10 ,  H01L21/335

CPC分类号： H01L23/373 ,  H01L23/367 ,  H01L23/3677 ,  H01L23/3732 ,  H01L29/0657 ,  H01L29/2003 ,  H01L29/4175 ,  H01L29/66462 ,  H01L29/7786 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明提供了一种HEMT器件，包括层叠设置的衬底、成核层、缓冲层、沟道层、势垒层及形成于所述势垒层上的源极、栅极、漏极，所述栅极设置于所述源极与所述漏极之间，所述衬底设有朝向成核层设置的器件面及背离所述器件面的衬底背面，自所述衬底背面开设有源极背孔及沟道背孔，所述源极背孔将所述衬底、成核层、缓冲层、沟道层、势垒层贯通并延伸至所述源极，所述沟道背孔贯通所述衬底的至少一部分，所述HEMT器件还设有导热导电层，所述导热导电层填充于所述源极背孔及沟道背孔中并覆盖所述衬底背面。本发明还提供一种HEMT器件的制备方法。本发明的HEMT器件具有较佳的导热能力，且其制备方法与常规源背孔工艺兼容，不影响HEMT器件性能。

公开(公告)号：CN104134689A

公开(公告)日：2014-11-05

申请号：CN201410257470.6

申请日：2014-06-11

申请人： 华为技术有限公司

发明人： 鲁微

IPC分类号： H01L29/778 ,  H01L29/10 ,  H01L21/335

CPC分类号： H01L23/373 ,  H01L23/367 ,  H01L23/3677 ,  H01L23/3732 ,  H01L29/0657 ,  H01L29/2003 ,  H01L29/4175 ,  H01L29/66462 ,  H01L29/7786 ,  H01L2924/0002 ,  H01L2924/00 ,  H01L29/7787 ,  H01L23/481 ,  H01L29/66431

摘要： 本发明提供了一种HEMT器件，包括层叠设置的衬底、成核层、缓冲层、沟道层、势垒层及形成于所述势垒层上的源极、栅极、漏极，所述漏极设置于所述源极与所述栅极之间，所述衬底设有朝向成核层设置的器件面及背离所述器件面的衬底背面，自所述衬底背面开设有源极背孔及沟道背孔，所述源极背孔将所述衬底、成核层、缓冲层、沟道层、势垒层贯通并延伸至所述源极，所述沟道背孔贯通所述衬底的至少一部分，所述HEMT器件还设有导热导电层，所述导热导电层填充于所述源极背孔及沟道背孔中并覆盖所述衬底背面。本发明还提供一种HEMT器件的制备方法。本发明的HEMT器件具有较佳的导热能力，且其制备方法与常规源背孔工艺兼容，不影响HEMT器件性能。

公开(公告)号：CN116529891A

公开(公告)日：2023-08-01

申请号：CN202080107211.9

申请日：2020-12-15

申请人： 华为技术有限公司

发明人： 张志利 ,  饶进 ,  刘涛 ,  李海军 ,  鲁微 ,  李水明 ,  汤岑 ,  贺强 ,  马俊彩 ,  樊春华 ,  术洋溢

IPC分类号： H01L29/778

摘要： 提供一种高电子迁移率晶体管(100)，包括依次层叠设置的GaN基材层(102)、势垒层(103)、电路层和场板(108)，GaN基材层(102)包括层叠设置的主体层(1021)和沟道层(104)，沟道层(104)邻接势垒层(103)，电路层包括源极(106)、漏极(105)和介质层(107)，介质层(107)设于源极(106)和漏极(105)之间，介质层(107)背离势垒层(103)的一侧设场板(108)，场板(108)在沟道层(104)上的正投影为场板(108)投影，沟道层(104)包括调制区(1041)和非调制区，非调制区包围调制区(1041)，调制区(1041)与场板(108)投影至少部分重合，调制区(1041)内的二维电子气的浓度小于非调制区内的二维电子气的浓度，从而能够提升了器件的器件增益及确保器件的高功率密度。同时还提供一种高电子迁移率晶体管(100)的制作方法、一种芯片和一种电子设备。

公开(公告)号：CN115836394A

公开(公告)日：2023-03-21

申请号：CN202080102939.2

申请日：2020-11-27

申请人： 华为技术有限公司

发明人： 汤岑 ,  饶进 ,  刘涛 ,  李海军 ,  鲁微 ,  乐伶聪 ,  马俊彩 ,  张志利

IPC分类号： H01L29/778

摘要： 本申请实施例公开了一种半导体器件及其制造方法，半导体器件可以包括衬底、栅极、第二介质层、场板，其中衬底上具有第一介质层，第一介质层在第一区域的厚度大于在第一区域之外的第二区域的厚度，栅极位于衬底上且位于第一区域，栅极包括垂直衬底表面的方向上连接的第一栅极结构和第二栅极结构，第一栅极结构垂直衬底表面的方向上贯穿第一介质层，第二栅极结构形成于第一介质层远离所述衬底的一侧且覆盖部分第一介质层，第二介质层覆盖栅极和第一介质层，场板位于第二介质层上，且同时存在于第一区域和第二区域，这样，第二栅极结构和漏极之间的电容降低，而场板与沟道之间的电容增加，使器件的寄生电容减小，提高器件在高频下的增益特性。

公开(公告)号：CN118476032A

公开(公告)日：2024-08-09

申请号：CN202280087741.0

申请日：2022-03-25

申请人： 华为技术有限公司

发明人： 鲁微 ,  马俊彩 ,  李水明 ,  马平

IPC分类号： H01L29/778 ,  H01L27/092 ,  H01L29/423 ,  H01L29/06 ,  H01L21/8238 ,  H01L21/8234

摘要： 本申请实施例提供了一种氮化镓场效应晶体管的结构和制备方法，该互补型场效应晶体管的结构包括：衬底；设置于衬底之上的第一外延结构；设置于第一外延结构之上的半导体层，半导体层的上表面设置有凹槽，凹槽的内壁设置有第一填充材料，第一填充材料的表面设置有第二填充材料；半导体层之上设置有第一源极结构、第一漏极结构和第一栅极结构，其中，第一源极结构和第一漏极结构分别设置于第一栅极结构的两侧、且互相隔离，第一栅极结构设置于第二填充材料之上，由此可以降氮化镓晶体管中导电沟道的电阻，以提高氮化镓晶体管的工作速度。

公开(公告)号：CN118352376A

公开(公告)日：2024-07-16

申请号：CN202310092044.0

申请日：2023-01-16

申请人： 华为技术有限公司

发明人： 慕经纬 ,  刘竞存 ,  汤岑 ,  鲁微

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L21/336

摘要： 本申请提供了一种半导体器件及其制备方法，不仅能够减小半导体器件的导通电阻，而且能够降低栅氧化层的电场强度，从而提高半导体器件的击穿电压和长时间工作的可靠性。半导体器件可以包括层叠设置的衬底、外延层和P阱区等。其中，外延层可以包括相对设置的第一表面和第二表面，衬底可以位于第一表面，P阱区可以位于第二表面且P阱区可以覆盖整个第二表面。半导体器件还可以包括N型掺杂区。N型掺杂区可以位于P阱区内部，且N型掺杂区的底部可以位于外延层内部。

公开(公告)号：CN104134690B

公开(公告)日：2017-06-06

申请号：CN201410351182.7

申请日：2014-07-22

申请人： 华为技术有限公司

发明人： 鲁微 ,  李海军 ,  马俊彩 ,  贺强 ,  鲁明 ,  马平

IPC分类号： H01L29/778 ,  H01L29/06 ,  H01L21/335

CPC分类号： H01L29/66431 ,  H01L29/66462 ,  H01L29/7787 ,  H01L29/7788

摘要： 本发明提供了一种高电子迁移率晶体管，包括层叠设置的衬底、成核层、缓冲层、沟道层、势垒层、钝化层及形成于所述势垒层上的源极、栅极、漏极，所述栅极设置于所述源极与所述漏极之间，所述高电子迁移率晶体管设有凹部，所述凹部设有凹部底壁及连接于所述凹部底壁的凹部侧壁，所述高电子迁移率晶体管还设有用于抑制漏电的保护层，所述保护层覆盖所述凹部侧壁。本发明高电子迁移率晶体管通过于凹部侧壁设置保护层，从而在保持钝化层可有效抑制电流崩塌的同时，防止钝化层与凹部侧壁形成导电通道而导致的器件漏电增加。本发明还提供所述高电子迁移率晶体管的制备方法。所述方法与常规工艺兼容，不需要额外的光刻步骤，实现简单。