本申请提供了一种半导体器件及其制备方法，不仅能够减小半导体器件的导通电阻，而且能够降低栅氧化层的电场强度，从而提高半导体器件的击穿电压和长时间工作的可靠性。半导体器件可以包括层叠设置的衬底、外延层和P阱区等。其中，外延层可以包括相对设置的第一表面和第二表面，衬底可以位于第一表面，P阱区可以位于第二表面且P阱区可以覆盖整个第二表面。半导体器件还可以包括N型掺杂区。N型掺杂区可以位于P阱区内部，且N型掺杂区的底部可以位于外延层内部。