公开(公告)号：CN118737820A

公开(公告)日：2024-10-01

申请号：CN202410772041.6

申请日：2024-06-16

申请人： 北京怀柔实验室

发明人： 魏晓光 ,  吴沛飞 ,  李玲 ,  刘瑞 ,  王耀华 ,  焦倩倩 ,  张语 ,  姬世宇 ,  王凝一 ,  孙宁飞 ,  霍新宇

IPC分类号： H01L21/28 ,  H01L21/768 ,  H01L29/40

摘要： 一种金属层结构的制备方法、得到的产品及芯片制造方法，属于半导体制造工艺领域。所述金属层结构的图形化制备方法包括：在基底上形成第一可剥离介质层；在其上形成第二可剥离介质层；对两个可剥离介质层图案化，形成“檐”状双层剥离结构；在双层剥离结构上形成金属层；去除双层剥离结构，得厚度为0.1～50微米的目标金属层结构。本发明解决了厚金属层图形化的高精度难题，具备工艺成本低、工艺窗口大、工艺精度高、无需苛刻的光刻工艺要求等优势，极大提升了厚金属层图形化的工艺良率、简化了工艺流程。

公开(公告)号：CN118824852A

公开(公告)日：2024-10-22

申请号：CN202410900723.0

申请日：2024-07-05

申请人： 北京怀柔实验室

发明人： 刘瑞 ,  王凝一 ,  魏晓光 ,  焦倩倩 ,  王耀华 ,  李玲 ,  吴沛飞 ,  唐新灵

IPC分类号： H01L21/332 ,  H01L29/10 ,  H01L21/266 ,  H01L21/265 ,  H01L29/744

摘要： 本公开涉及一种门极换流晶闸管芯片及其制备方法，涉及半导体技术领域。所述门极换流晶闸管芯片的制备方法，包括以下步骤：提供衬底；向衬底的上表面进行第一型掺杂形成第一型基区，向衬底的下表面进行第一型掺杂形成第一型阳极区；向第一型基区的上表面进行第一型离子注入，通过调节注入角度和/或注入掩膜版开口大小，形成纵向和横向变掺杂且具有预设掺杂浓度的第一型掺杂基区；向第一型掺杂基区的上表面进行第二型杂质扩散，形成第二型掺杂发射区；于第一型阳极区的下表面进行第一型离子注入，形成第一型掺杂发射区。本公开可以提升器件的关断性能。

公开(公告)号：CN118588748A

公开(公告)日：2024-09-03

申请号：CN202410739913.9

申请日：2024-06-07

申请人： 北京怀柔实验室

发明人： 李玲 ,  吴沛飞 ,  魏晓光 ,  孙宁飞 ,  张语 ,  刘瑞 ,  焦倩倩 ,  姬世宇 ,  王凝一 ,  霍新宇

IPC分类号： H01L29/744 ,  H01L29/423 ,  H01L21/28 ,  H01L21/332

摘要： 一种功率半导体器件及其制备方法。所述功率半导体器件包括半导体层、门极引出端和门极网，其中，所述门极引出端和门极网设置于所述半导体层的阴极面上，所述门极网与所述半导体层的接触电阻根据门极网与所述门极引出端的距离远近呈梯度分布，距离所述门极引出端越近，所述门极网与所述半导体层的接触电阻越大。本发明通过对门极网与半导体层的接触电阻进行调整，控制流经金‑半接触的电流沿着金属互联结构更多地流向接触电阻小的区域，实现电流在横纵向的精确控制，改善电流不均匀分布，避免烧坏器件。

公开(公告)号：CN118431075A

公开(公告)日：2024-08-02

申请号：CN202410742886.0

申请日：2024-06-07

申请人： 北京怀柔实验室

发明人： 吴沛飞 ,  魏晓光 ,  张语 ,  刘辉 ,  李玲 ,  刘瑞 ,  焦倩倩 ,  王凝一

IPC分类号： H01L21/3205

摘要： 本申请提供一种半导体器件的制备方法及半导体器件。所述方法包括：提供半导体衬底结构和金属薄膜结构；将所述半导体衬底结构和所述金属薄膜结构中的至少一者加热至贴合温度；将所述半导体衬底结构的部分表面与所述金属薄膜结构的部分表面相贴合；固定所述半导体衬底结构与所述金属薄膜结构的贴合状态。采用本方法制备半导体器件，可以降低半导体器件中金属薄膜的制备难度，缩短制备时间，提高制备效率，提高金属膜层的均匀性和制备纯度，进而可以提高半导体器件的良品率。

公开(公告)号：CN118712219A

公开(公告)日：2024-09-27

申请号：CN202410739951.4

申请日：2024-06-07

申请人： 北京怀柔实验室

发明人： 刘辉 ,  吴沛飞 ,  魏晓光 ,  李玲 ,  刘瑞 ,  焦倩倩 ,  孙宁飞 ,  黄志涛 ,  姬世宇 ,  王凝一

IPC分类号： H01L29/745 ,  H01L29/423 ,  H01L29/49 ,  H01L21/332 ,  H01L29/06

摘要： 一种功率半导体器件及其制备方法。所述功率半导体器件包括半导体层、合金层、门极金属层和门极引出端，所述合金层、门极金属层、门极引出端均设置于所述半导体层的阴极面上，所述合金层设置于所述半导体层与所述门极金属层之间，所述合金层的厚度呈梯度分布。本发明通过在门极金属层与半导体层之间设置合金层，并对合金层的厚度进行设计，可以实现金属‑半导体接触电阻的优化分布，改善器件的开关特性和均流效果，从而提高芯片的开关安全性、控制灵活性和长期可靠性。

公开(公告)号：CN118507339A

公开(公告)日：2024-08-16

申请号：CN202410742874.8

申请日：2024-06-07

申请人： 北京怀柔实验室

发明人： 李玲 ,  魏晓光 ,  姬世宇 ,  吴沛飞 ,  刘瑞 ,  焦倩倩 ,  王凝一 ,  张语

IPC分类号： H01L21/31 ,  H01L21/3105 ,  H01L21/311 ,  H01L21/56 ,  H01L23/29

摘要： 本申请涉及一种半导体器件的制造方法及半导体器件，其中，所述方法包括：提供半导体衬底和PI干膜；采用贴合工艺将PI干膜中的PI胶膜贴附于半导体衬底的表面；对PI干膜进行图形化处理；对完成贴合工艺以及图形化处理后所得结构进行固化处理，以在半导体衬底上形成钝化层。本申请采用的半导体器件的制造方法简化了钝化层的制备工艺流程，形成了具有优良的热稳定性、介电性能和机械性能的钝化层，减少或避免了钝化层制备过程中可能产生的脱附、胶裂及花胶问题，提升了钝化层的厚度均匀性和组分均匀性，从而提升了相关半导体器件的稳定性和可靠性。此外，本申请通过对PI干膜进行图形化处理，提高了图形化的成像精度。