-
公开(公告)号：CN116545418A
公开(公告)日：2023-08-04
申请号：CN202310369146.2
申请日：2023-04-07
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K3/3562 , H03K3/011
Abstract: 本发明公开了一种抗单粒子瞬态和抗单粒子翻转的抗辐射加固触发器电路，包括：反相器电路、时钟控制反相器电路、锁存单元、延迟电路和驱动反相器电路；第一反相器电路的输出端接第一时钟控制反相器电路的输入端和延迟电路的输入端；延迟电路的输出端接第二时钟控制反相器电路的输入端；第一时钟控制反相器电路的输出端接第一锁存单元和第三时钟控制反相器电路；第二时钟控制反相器电路的输出端接第一锁存单元和第四时钟控制反相器电路；第四时钟控制反相器电路的输出端接第二锁存单元；第三时钟控制反相器电路的输出端接第二锁存单元和驱动反相器电路。本发明可同时实现抗单粒子翻转加固和抗单粒子瞬态加固。
-
公开(公告)号：CN114785323A
公开(公告)日：2022-07-22
申请号：CN202210345659.5
申请日：2022-03-31
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K3/037 , H03K19/003
Abstract: 本发明公开了一种抗单粒子翻转的掉电数据保持触发器电路，包括：主锁存器电路，用于根据接收到的输入数据信号D和互补时钟信号，输出两路数据信号D_SAVE_1/2；具备掉电贮存功能的从锁存器电路，用于根据接收到的两路数据信号D_SAVE_1/2、互补时钟信号和互补贮存信号，输出两路输出数据信号OUTPUT1/2；输出驱动级缓冲器，用于根据接收到的OUTPUT1或OUTPUT2，生成总输出信号Q；第一反相器，用于输出反相时钟信号CKN；第二反相器，用于输出反相贮存使能信号SAVEN。本发明降低了因单粒子翻转效应造成的电路正常工作和掉电保持状态下存储的数据和状态发生错误的概率，实现掉电数据保持触发器电路在低功耗宇航集成电路中的应用。
-
公开(公告)号：CN106656156B
公开(公告)日：2020-12-08
申请号：CN201611008894.4
申请日：2016-11-14
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/0175
Abstract: 本发明涉及一种减小输出信号下降时间的PECL发送器接口电路，第一MOS管、第二MOS管和已有PECL发送器接口电路；第一MOS管的漏极连接已有PECL发送器接口电路的负输出端和第二MOS管的栅极；第一MOS管的源极连接已有PECL发送器接口电路的偏置电压端；第二MOS管的漏极连接已有PECL发送器接口电路的正输出端和第一MOS管的栅极；第二MOS管的源极连接已有PECL发送器接口电路的偏置电压端。本发明利用交叉耦合对管为输出节点等效负载电容提供了一条额外的放电通路，减小了输出信号的下降时间，能够适用于高频率场合，驱动大电容负载。
-
公开(公告)号：CN108199698A
公开(公告)日：2018-06-22
申请号：CN201711332471.2
申请日：2017-12-13
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K3/037 , H03K19/003
Abstract: 本发明公开了一种双时钟抗单粒子锁存器电路，其具有两路时钟输入信号，由两路完全相同时钟信号分别控制数据逻辑电路以及具有冗余节点的存储结构，可确保发生在单元内部单粒子瞬态事件时，不会发生单粒子翻转事件。对于发生在单元外部芯片时钟网络上的单粒子瞬态事件时，则可在时钟网络上实现一对滤波器驱动多个双时钟抗单粒子锁存器的时钟树结构，可消除来自于单元外时钟网络上单粒子瞬态脉冲。本发明有效降低单元内、外任意时钟节点以及多个时钟节点上产生单粒子瞬态脉冲的概率，且应用本发明锁存器的集成电路，抗单粒子瞬态加固电路(晶体管数量)的引入数量上要远小于传统加固设计，具有功耗低、速度快、面积小的低开销特点。
-
公开(公告)号：CN114785323B
公开(公告)日：2023-12-19
申请号：CN202210345659.5
申请日：2022-03-31
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K3/037 , H03K19/003
Abstract: 本发明公开了一种抗单粒子翻转的掉电数据保持触发器电路，包括：主锁存器电路，用于根据接收到的输入数据信号D和互补时钟信号，输出两路数据信号D_SAVE_1/2；具备掉电贮存功能的从锁存器电路，用于根据接收到的两路数据信号D_SAVE_1/2、互补时钟信号和互补贮存信号，输出两路输出数据信号OUTPUT1/2；输出驱动级缓冲器，用于根据接收到的OUTPUT1或OUTPUT2，生成总输出信号Q；第一反相器，用于输出反相时钟信号CKN；第二反相器，用于输出反相贮存使能信号SAVEN。本发明降低了因单粒子翻转效应造成的电路正常工作和掉电保持状态下存储的数据和状态发生错误的概率，实现掉电数据保持触发器电路在低功耗宇航集成电路中的应用。
-
Patent Agency Ranking
公开(公告)号：CN106712765A
公开(公告)日：2017-05-24
申请号：CN201611029545.0
申请日：2016-11-14
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/0185
CPC classification number: H03K19/018521
Abstract: 本发明涉及一种基于CMOS工艺的PECL发送器接口电路。该接口电路主要由两个互补的输出支路构成，每个支路含有一个开关管控制的电流漏和一个常通电流漏，两个支路共用一个偏置电路。所述常通电流漏用于产生输出低电平电流；所述开关电流漏与常通电流漏一起产生输出高电平电流；所述偏置电路用于与开关控制电流漏和常通电流漏形成电流镜结构，提供其所需电流。本发明能够能准确产生符合PECL电平标准的输出高低电平，具有结构简单、实现方便、与主流CMOS工艺兼容等优点。
-
公开(公告)号：CN103888099B
公开(公告)日：2016-07-06
申请号：CN201310577100.6
申请日：2013-11-18
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03H11/04
Abstract: 本发明涉及一种抗单粒子瞬态冗余滤波器电路，由延迟单元、双输入反相器和冗余单元组成，其中延迟单元采用反相器链或电阻电容等结构，实现对输入信号的延迟；双输入反相器单元可根据输入两路信号的异同性做出相应输出；冗余单元有两种不同的实现方式，第一种为反相器结构，其输入为延迟单元输出；第二种为与主路相同的电路结构，其输入为输入信号以及延迟单元的输出，提供不受主路干扰的冗余信号；本发明冗余滤波器电路可以彻底消除发生于输入信号上的脉冲宽度小于缓冲器内部设定的延迟时间的单粒子瞬态脉冲以及发生于冗余滤波器内部的单粒子脉冲瞬态脉冲，有效的保护例如时钟、复位、数据等关键信号，具有良好的单粒子瞬态免疫功能，以较小的电路开销实现抑制单粒子瞬态脉冲产生和传播。
-
公开(公告)号：CN105574270A
公开(公告)日：2016-05-11
申请号：CN201510945564.7
申请日：2015-12-16
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F17/50
CPC classification number: G06F17/5072
Abstract: 本发明公开了一种抗单粒子加固电路单元布局布线方法，首先按照单粒子敏感节点的分离要求，对抗单粒子加固电路进行原理图模块拆分，对各个底层原理图模块进行版图设计，然后在保证敏感节点之间分离距离满足抗单粒子加固要求的前提下进行布局，单元布局完成之后基于敏感节点分离的布局版图和通过检查的各模块的连线关系进行版图布线，经版图设计规则验证、版图与原理图一致性验证后，完成抗单粒子加固电路单元的布局布线。本发明解决了抗单粒子加固电路在版图实现过程中的困难，提高了抗单粒子加固单元电路版图设计的可靠性和效率。
-
公开(公告)号：CN118399927A
公开(公告)日：2024-07-26
申请号：CN202410488250.8
申请日：2024-04-23
Applicant: 北京微电子技术研究所
Abstract: 本发明属于电路级抗辐射加固技术领域，具体涉及了一种低延时抗单粒子瞬态和单粒子翻转的锁存器电路，旨在解决传统的锁存器电路功耗、成本、适用性和延时难以满足需求的问题。本发明包括：时钟产生电路，锁存器电路的信号输入端分别连接至第一传输门电路、第二传输门电路和第三传输门电路的输入端；第一传输门电路连接缓冲电路；第二传输门电路和第三传输门电路分别连接至锁存电路的两个输入端；锁存电路的输出端与缓冲电路的输出端共同连接至锁存器电路的信号输出端。本发明基于采用双路反相器的冗余互锁结构实现内部节点的单粒子翻转加固，并基于施密特触发器实现单粒子瞬态加固，抗单粒子性能较好，延时低，易于实现。
-
公开(公告)号：CN107342762B
公开(公告)日：2019-10-25
申请号：CN201710399969.4
申请日：2017-05-31
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/003 , H03K5/15
Abstract: 一种抗单粒子瞬态时钟树结构，包括根节点时钟驱动单元、子节点时钟驱动单元以及叶节点时钟驱动单元，根节点时钟驱动单元和子节点时钟驱动单元均为时钟反相器或者缓冲器，而叶节点时钟驱动单元为双路滤波器，双路滤波器可以消除发生于输入信号上的脉冲宽度小于滤波器内部设定的延迟时间的单粒子瞬态脉冲，且同一输入信号输出两路互不干扰的输出信号。每个双路滤波器驱动一定数量的双时钟抗单粒子时序单元。本发明显著提高时钟树网络抗单粒子瞬态的能力，有效降低时钟树网络受到辐射粒子轰击时，任意时钟节点以及多个时钟树节点上产生单粒子瞬态脉冲的概率，且相对于时序单元单粒子瞬态加固方式实现的集成电路，具有功耗低、速度快、面积小的特点。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.03 seconds)
