公开(公告)号：CN106716609A

公开(公告)日：2017-05-24

申请号：CN201580051484.5

申请日：2015-08-31

Applicant: 住友电气工业株式会社 ,  瑞萨电子株式会社

Inventor： 山田俊介 ,  田中聪 ,  滨岛大辅 ,  木村真二 ,  小林正幸 ,  木岛正贵 ,  滨田牧

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/283 ,  H01L21/316 ,  H01L21/768 ,  H01L23/532 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L23/53295 ,  H01L21/043 ,  H01L23/291 ,  H01L23/3171 ,  H01L23/3192 ,  H01L23/53223 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/51 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/7802 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种碳化硅半导体装置(1)，其具有碳化硅基板(10)、栅绝缘膜(15)、栅电极(27)和层间绝缘膜(2)。碳化硅基板(10)具有主面(10a)。栅绝缘膜(15)设置在碳化硅基板(10)的主面(10a)上。栅电极(27)设置在栅绝缘膜(15)上。以覆盖栅电极(27)的方式设置层间绝缘膜(2)。层间绝缘膜(2)包含：第一绝缘膜(2a)，其与栅电极(27)接触、含有硅原子并且既不含磷原子也不含硼原子；第二绝缘膜(2b)，其设置在第一绝缘膜(2a)上并且含有硅原子以及磷原子和硼原子中的至少一种；和第三绝缘膜(2c)，其含有硅原子并且既不含磷原子也不含硼原子。第二绝缘膜(2b)具有与第一绝缘膜(2a)接触的第一面(2b1)、第一面(2b1)相反侧的第二面(2b2)、以及连接第一面(2b1)和第二面(2b2)的第三面(2b3)。第三绝缘膜(2c)与第二面(2b2)和第三面(2b3)中的至少一者接触。

公开(公告)号：CN106716609B

公开(公告)日：2020-09-01

申请号：CN201580051484.5

申请日：2015-08-31

Applicant: 住友电气工业株式会社 ,  瑞萨电子株式会社

Inventor： 山田俊介 ,  田中聪 ,  滨岛大辅 ,  木村真二 ,  小林正幸 ,  木岛正贵 ,  滨田牧

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/283 ,  H01L21/316 ,  H01L21/768 ,  H01L23/532 ,  H01L29/12 ,  H01L29/78

Abstract: 一种碳化硅半导体装置(1)，其具有碳化硅基板(10)、栅绝缘膜(15)、栅电极(27)和层间绝缘膜(2)。碳化硅基板(10)具有主面(10a)。栅绝缘膜(15)设置在碳化硅基板(10)的主面(10a)上。栅电极(27)设置在栅绝缘膜(15)上。以覆盖栅电极(27)的方式设置层间绝缘膜(2)。层间绝缘膜(2)包含：第一绝缘膜(2a)，其与栅电极(27)接触、含有硅原子并且既不含磷原子也不含硼原子；第二绝缘膜(2b)，其设置在第一绝缘膜(2a)上并且含有硅原子以及磷原子和硼原子中的至少一种；和第三绝缘膜(2c)，其含有硅原子并且既不含磷原子也不含硼原子。第二绝缘膜(2b)具有与第一绝缘膜(2a)接触的第一面(2b1)、第一面(2b1)相反侧的第二面(2b2)、以及连接第一面(2b1)和第二面(2b2)的第三面(2b3)。第三绝缘膜(2c)与第二面(2b2)和第三面(2b3)中的至少一者接触。

公开(公告)号：CN104995739A

公开(公告)日：2015-10-21

申请号：CN201480008928.2

申请日：2014-02-04

Applicant: 住友电气工业株式会社

Inventor： 山田俊介 ,  堀井拓 ,  木岛正贵

IPC: H01L29/78 ,  H01L21/28 ,  H01L29/12 ,  H01L29/417

CPC classification number: H01L29/4941 ,  H01L21/0485 ,  H01L21/28 ,  H01L29/12 ,  H01L29/1608 ,  H01L29/401 ,  H01L29/417 ,  H01L29/45 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/7802

Abstract: 一种碳化硅半导体器件(101)，包括碳化硅衬底(10)、主电极(52)、第一阻挡层(70a)以及互连层(60)。主电极(52)直接设置在碳化硅衬底(10)上。第一阻挡层(70a)设置在主电极(52)上且由不包含铝的导电材料制成。互连层(60)设置在第一阻挡层(70a)上，通过第一阻挡层(70a)与主电极(52)隔开，且由包含铝的材料制成。

公开(公告)号：CN117836906A

公开(公告)日：2024-04-05

申请号：CN202280057520.9

申请日：2022-09-06

Applicant: 住友电气工业株式会社

Inventor： 木岛正贵

IPC: H01L21/288 ,  H01L21/768 ,  H01L23/522 ,  H01L29/41

Abstract: 半导体器件具有：衬底，具有第一主面；电极，设置于所述第一主面的上方；第一钝化层，覆盖所述电极，包含无机材料；以及第二钝化层，形成在所述第一钝化层之上，包含有机材料，在所述第一钝化层形成使所述电极的一部分露出的第一开口部，在所述第二钝化层形成与所述第一开口部相连的第二开口部，所述第二开口部的第二侧壁面位于所述第一开口部的第一侧壁面的内侧。

公开(公告)号：CN105074886B

公开(公告)日：2020-11-03

申请号：CN201480007910.0

申请日：2014-01-17

Applicant: 住友电气工业株式会社

Inventor： 堀井拓 ,  木岛正贵

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/768 ,  H01L29/12 ,  H01L29/78

Abstract: 一种碳化硅衬底(10)，其具有被设置为与第一主表面(10a)相接触的栅绝缘膜(20)，具有被设置为与栅绝缘膜(20)相接触的栅电极(30)，且具有从第一主表面(10a)暴露出的源区(15)。利用掩模层(45)，通过针对层间绝缘膜(40)执行第一各向同性蚀刻，具有第一内壁表面(46a)的第一凹进部(46)被形成在层间绝缘膜(40)中。利用掩模层(45)，通过针对层间绝缘膜(40)和栅绝缘膜(20)执行第一各向异性蚀刻且由此从栅绝缘膜(20)暴露源区(15)而形成具有第二内壁表面(47a)的第二凹进部(47)。形成被布置为与第一内壁表面(46a)和第二内壁表面(47a)相接触并且被电连接至源电极(50)的互连(60)。因此，可提供能提高互连可靠性的碳化硅半导体器件以及制造该碳化硅半导体器件的方法。

公开(公告)号：CN104995739B

公开(公告)日：2017-10-03

申请号：CN201480008928.2

申请日：2014-02-04

Applicant: 住友电气工业株式会社

Inventor： 山田俊介 ,  堀井拓 ,  木岛正贵

IPC: H01L29/78 ,  H01L21/28 ,  H01L29/12 ,  H01L29/417

CPC classification number: H01L29/4941 ,  H01L21/0485 ,  H01L21/28 ,  H01L29/12 ,  H01L29/1608 ,  H01L29/401 ,  H01L29/417 ,  H01L29/45 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/7802

Abstract: 一种碳化硅半导体器件(101)，包括碳化硅衬底(10)、主电极(52)、第一阻挡层(70a)以及互连层(60)。主电极(52)直接设置在碳化硅衬底(10)上。第一阻挡层(70a)设置在主电极(52)上且由不包含铝的导电材料制成。互连层(60)设置在第一阻挡层(70a)上，通过第一阻挡层(70a)与主电极(52)隔开，且由包含铝的材料制成。

公开(公告)号：CN104981897A

公开(公告)日：2015-10-14

申请号：CN201480007925.7

申请日：2014-01-17

Applicant: 住友电气工业株式会社

Inventor： 堀井拓 ,  木岛正贵

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L21/0455 ,  H01L21/02123 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/0223 ,  H01L21/02255 ,  H01L21/02271 ,  H01L21/0332 ,  H01L21/046 ,  H01L21/0465 ,  H01L21/31144 ,  H01L21/324 ,  H01L29/0619 ,  H01L29/1608 ,  H01L29/66053 ,  H01L29/66068 ,  H01L29/7827

Abstract: 制造碳化硅半导体器件(100)的方法包括以下步骤。准备碳化硅衬底(10)。形成与碳化硅衬底(10)的第一主表面(10a)相接触的第一掩模层(1)。第一掩模层(1)包括与第一主表面(10a)相接触地布置的第一层(1a)，与第一层相接触地布置的且由不同于第一层的材料制成的蚀刻停止层(1b)，和与蚀刻停止层的和接触第一层的表面相反的表面相接触地布置的第二层(1c)。通过蚀刻第二层(1c)和蚀刻停止层(1b)，在第一掩模层(1)中形成凹进部(9)。使用具有凹进部(9)的第一掩模层(1)，在碳化硅衬底(10)中形成第一杂质区(14)。第一掩模层不包含金属元素。因此，能够提供能抑制金属污染的制造碳化硅半导体器件的方法。

公开(公告)号：CN105074886A

公开(公告)日：2015-11-18

申请号：CN201480007910.0

申请日：2014-01-17

Applicant: 住友电气工业株式会社

Inventor： 堀井拓 ,  木岛正贵

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/768 ,  H01L29/12 ,  H01L29/78

Abstract: 一种碳化硅衬底(10)，其具有被设置为与第一主表面(10a)相接触的栅绝缘膜(20)，具有被设置为与栅绝缘膜(20)相接触的栅电极(30)，且具有从第一主表面(10a)暴露出的源区(15)。利用掩模层(45)，通过针对层间绝缘膜(40)执行第一各向同性蚀刻，具有第一内壁表面(46a)的第一凹进部(46)被形成在层间绝缘膜(40)中。利用掩模层(45)，通过针对层间绝缘膜(40)和栅绝缘膜(20)执行第一各向异性蚀刻且由此从栅绝缘膜(20)暴露源区(15)而形成具有第二内壁表面(47a)的第二凹进部(47)。形成被布置为与第一内壁表面(46a)和第二内壁表面(47a)相接触并且被电连接至源电极(50)的互连(60)。因此，可提供能提高互连可靠性的碳化硅半导体器件以及制造该碳化硅半导体器件的方法。