碳化硅半导体器件
    2.
    发明授权

    公开(公告)号:CN104662664B

    公开(公告)日:2016-11-30

    申请号:CN201380048989.7

    申请日:2013-09-04

    Abstract: 一种碳化硅半导体器件(1),包括元件区(IR)以及保护环区(5)。半导体元件(7)设置在元件区(IR)中。保护环区(5)在平面图中围绕元件区(IR)并且具有第一导电类型。半导体元件(7)包括具有与第一导电类型不同的第二导电类型的漂移区(12)。保护环区(5)包括线性区(B)以及接续连接至线性区(B)的曲率区(A)。通过将曲率区(A)的内周部(2c)的曲率半径(R)除以所述漂移区(12)的厚度(Tl)获得的值为不小于5且不大于10。因此,可提供能在提高击穿电压的同时抑制导通态电流降低的碳化硅半导体器件(1)。

    碳化硅半导体装置
    3.
    发明授权

    公开(公告)号:CN106716609B

    公开(公告)日:2020-09-01

    申请号:CN201580051484.5

    申请日:2015-08-31

    Abstract: 一种碳化硅半导体装置(1),其具有碳化硅基板(10)、栅绝缘膜(15)、栅电极(27)和层间绝缘膜(2)。碳化硅基板(10)具有主面(10a)。栅绝缘膜(15)设置在碳化硅基板(10)的主面(10a)上。栅电极(27)设置在栅绝缘膜(15)上。以覆盖栅电极(27)的方式设置层间绝缘膜(2)。层间绝缘膜(2)包含:第一绝缘膜(2a),其与栅电极(27)接触、含有硅原子并且既不含磷原子也不含硼原子;第二绝缘膜(2b),其设置在第一绝缘膜(2a)上并且含有硅原子以及磷原子和硼原子中的至少一种;和第三绝缘膜(2c),其含有硅原子并且既不含磷原子也不含硼原子。第二绝缘膜(2b)具有与第一绝缘膜(2a)接触的第一面(2b1)、第一面(2b1)相反侧的第二面(2b2)、以及连接第一面(2b1)和第二面(2b2)的第三面(2b3)。第三绝缘膜(2c)与第二面(2b2)和第三面(2b3)中的至少一者接触。

    碳化硅半导体器件
    4.
    发明公开

    公开(公告)号:CN107068732A

    公开(公告)日:2017-08-18

    申请号:CN201611177191.4

    申请日:2013-09-04

    Abstract: 一种碳化硅半导体器件(1),包括元件区(IR)以及保护环区(5)。半导体元件(7)设置在元件区(IR)中。保护环区(5)在平面图中围绕元件区(IR)并且具有第一导电类型。半导体元件(7)包括具有与第一导电类型不同的第二导电类型的漂移区(12)。保护环区(5)包括线性区(B)以及接续连接至线性区(B)的曲率区(A)。通过将曲率区(A)的内周部(2c)的曲率半径(R)除以所述漂移区(12)的厚度(Tl)获得的值为不小于5且不大于10,所述保护环区中的杂质浓度为不小于8×1012cm‑2且不大于1.4×1013cm‑2。因此,可提供能在提高击穿电压的同时抑制导通态电流降低的碳化硅半导体器件(1)。

    碳化硅半导体器件
    7.
    发明授权

    公开(公告)号:CN107068732B

    公开(公告)日:2020-09-18

    申请号:CN201611177191.4

    申请日:2013-09-04

    Abstract: 一种碳化硅半导体器件(1),包括元件区(IR)以及保护环区(5)。半导体元件(7)设置在元件区(IR)中。保护环区(5)在平面图中围绕元件区(IR)并且具有第一导电类型。半导体元件(7)包括具有与第一导电类型不同的第二导电类型的漂移区(12)。保护环区(5)包括线性区(B)以及接续连接至线性区(B)的曲率区(A)。通过将曲率区(A)的内周部(2c)的曲率半径(R)除以所述漂移区(12)的厚度(Tl)获得的值为不小于5且不大于10,所述保护环区中的杂质浓度为不小于8×1012cm‑2且不大于1.4×1013cm‑2。因此,可提供能在提高击穿电压的同时抑制导通态电流降低的碳化硅半导体器件(1)。

Patent Agency Ranking