-
公开(公告)号：CN119562546A
公开(公告)日：2025-03-04
申请号：CN202411179384.8
申请日：2024-08-27
Applicant: 住友电气工业株式会社
Inventor： 真壁勇夫
Abstract: 本公开提供易于制造的半导体装置和半导体装置的制造方法。半导体装置的制造方法具有以下工序：形成上表面具有氮极性的第一氮化物半导体层；在第一氮化物半导体层之上形成第一电介质膜；在第一电介质膜形成供第一氮化物半导体层的一部分露出的第一开口；在第一开口的内侧且在第一氮化物半导体层之上形成第二氮化物半导体层；在形成第二氮化物半导体层的工序之后，在第一电介质膜形成供第一氮化物半导体层的一部分露出的第二开口；在第二开口的内侧且在第一氮化物半导体层之上形成第二电介质膜；形成与第二氮化物半导体层欧姆接触的欧姆电极；以及在第二开口的上方且在第二电介质膜之上形成栅电极。
-
公开(公告)号：CN118553775A
公开(公告)日：2024-08-27
申请号：CN202410204435.1
申请日：2024-02-23
Applicant: 住友电气工业株式会社
IPC: H01L29/778 , H01L23/29
Abstract: 本公开涉及半导体装置。本公开提供一种能提高电特性的半导体装置。半导体装置具有：阻挡层，所述阻挡层的上表面具有氮极性；所述阻挡层之上的沟道层，所述沟道层的上表面具有氮极性；所述沟道层之上的氮化硅膜；所述氮化硅膜之上的电介质膜；以及所述电介质膜之上的栅电极，所述电介质膜的相对介电常数比所述氮化硅膜的相对介电常数高。
-
公开(公告)号：CN109390212B
公开(公告)日：2024-04-02
申请号：CN201810889982.2
申请日：2018-08-07
Applicant: 住友电气工业株式会社
Inventor： 真壁勇夫
Abstract: 本发明公开了形成主要由氮化物半导体材料制成的半导体器件的工艺。该工艺包括以下步骤：(a)在衬底上依次生长包括沟道层和阻挡层的半导体堆叠体，其中衬底上的沟道层由氮化镓(GaN)制成；(b)对阻挡层上的掩模进行图案化；(c)使用掩模对阻挡层的一部分和沟道层的一部分进行蚀刻，以在半导体堆叠体中形成凹槽；(d)使用氮气(N2)作为载气，在最高1000℃的温度下选择性地在凹槽内生长接触层。
-
公开(公告)号：CN119181639A
公开(公告)日：2024-12-24
申请号：CN202410751975.1
申请日：2024-06-12
Applicant: 住友电气工业株式会社
Inventor： 真壁勇夫
IPC: H01L21/335 , H01L29/778
Abstract: 本公开提供能进一步减小接触电阻的半导体装置的制造方法。半导体装置的制造方法具有以下工序：在基板之上形成包含镓的第一氮化物半导体层；在所述第一氮化物半导体层之上形成掩模层；在所述掩模层形成供所述第一氮化物半导体层的一部分露出的开口；使用包含氢和氨的第一混合气体，在腔室内进行所述第一氮化物半导体层的从所述开口露出的第一面的还原处理；使用包含氢、氮、氨以及III族元素的原料的第二混合气体，在所述腔室内通过金属有机化学气相沉积法在所述第一面之上形成第一导电型的第二氮化物半导体层；以及在所述第二氮化物半导体层之上形成电极。
-
公开(公告)号：CN109285777B
公开(公告)日：2024-02-20
申请号：CN201810802629.6
申请日：2018-07-20
Applicant: 住友电气工业株式会社
Inventor： 真壁勇夫
IPC: H01L21/335
Abstract: 本发明公开了一种形成具有反向布置的阻挡层和沟道层的高电子迁移率晶体管(HEMT)的方法。所述方法包括以下步骤：在衬底上外延生长含锌(Zn)的氧化物层，该氧化物层显示出O极性表面；在所述氧化物层上外延生长由氮化物半导体材料制成的半导体堆叠体，其中所述半导体堆叠体依次包括位于氧化物层上的氮化物半导体层、阻挡层和沟道层；将临时衬底附接到所述半导体堆叠体上；从所述半导体堆叠体上移除所述衬底和氧化物层；将支撑衬底附接到所述氮化物半导体层上；以及从所述半导体堆叠体上移除所述临时衬底。
-
Patent Agency Ranking
公开(公告)号：CN109285777A
公开(公告)日：2019-01-29
申请号：CN201810802629.6
申请日：2018-07-20
Applicant: 住友电气工业株式会社
Inventor： 真壁勇夫
IPC: H01L21/335
Abstract: 本发明公开了一种形成具有反向布置的阻挡层和沟道层的高电子迁移率晶体管(HEMT)的方法。所述方法包括以下步骤：在衬底上外延生长含锌(Zn)的氧化物层，该氧化物层显示出O极性表面；在所述氧化物层上外延生长由氮化物半导体材料制成的半导体堆叠体，其中所述半导体堆叠体依次包括位于氧化物层上的氮化物半导体层、阻挡层和沟道层；将临时衬底附接到所述半导体堆叠体上；从所述半导体堆叠体上移除所述衬底和氧化物层；将支撑衬底附接到所述氮化物半导体层上；以及从所述半导体堆叠体上移除所述临时衬底。
-
公开(公告)号：CN113169052B
公开(公告)日：2023-12-22
申请号：CN201980080761.3
申请日：2019-12-16
Applicant: 住友电气工业株式会社
IPC: H01L21/205 , H01L21/338 , H01L29/778 , H01L29/812 , C23C16/34
Abstract: 氮化物半导体器件的制造方法具有：使用将H2作为载气、将TMG和NH3作为原料、设定为第一温度的立式MOCVD炉在SiC基板上生长GaN沟道层的工序；在设定为比第一温度高的第二温度、将H2作为载气、供给有NH3的MOCVD炉内将生长有GaN沟道层的SiC基板保持的工序；和使用将N2作为载气、将TMI和TMA以及NH3作为原料、设定为比第一温度低的第三温度的MOCVD炉在GaN沟道层上生长InAlN层的工序。
-
公开(公告)号：CN115692465A
公开(公告)日：2023-02-03
申请号：CN202210713822.9
申请日：2022-06-22
Applicant: 住友电气工业株式会社
Inventor： 真壁勇夫
IPC: H01L29/06 , H01L29/20 , H01L29/417 , H01L21/335 , H01L29/778
Abstract: 半导体装置的制造方法具有：在基板之上形成包含Ga的第一氮化物半导体层的工序；在所述第一氮化物半导体层之上形成第一层的工序；在所述第一层之上形成第二层的工序；在所述第二层和所述第一层形成使所述第一氮化物半导体层露出的开口的工序；在所述第一氮化物半导体层的从所述开口露出的面之上形成第一导电类型的第二氮化物半导体层的工序；使用酸性溶液来去除所述第二层的工序；以及在去除所述第二层的工序之后，在所述第二氮化物半导体层之上形成电极的工序，所述第一层的相对于所述酸性溶液的第一刻蚀速率比所述第二层的相对于所述酸性溶液的第二刻蚀速率低。
-
公开(公告)号：CN113169052A
公开(公告)日：2021-07-23
申请号：CN201980080761.3
申请日：2019-12-16
Applicant: 住友电气工业株式会社
IPC: H01L21/205 , H01L21/338 , H01L29/778 , H01L29/812 , C23C16/34
Abstract: 氮化物半导体器件的制造方法具有：使用将H2作为载气、将TMG和NH3作为原料、设定为第一温度的立式MOCVD炉在SiC基板上生长GaN沟道层的工序；在设定为比第一温度高的第二温度、将H2作为载气、供给有NH3的MOCVD炉内将生长有GaN沟道层的SiC基板保持的工序；和使用将N2作为载气、将TMI和TMA以及NH3作为原料、设定为比第一温度低的第三温度的MOCVD炉在GaN沟道层上生长InAlN层的工序。
-
公开(公告)号：CN109390212A
公开(公告)日：2019-02-26
申请号：CN201810889982.2
申请日：2018-08-07
Applicant: 住友电气工业株式会社
Inventor： 真壁勇夫
Abstract: 本发明公开了形成主要由氮化物半导体材料制成的半导体器件的工艺。该工艺包括以下步骤：(a)在衬底上依次生长包括沟道层和阻挡层的半导体堆叠体，其中衬底上的沟道层由氮化镓(GaN)制成；(b)对阻挡层上的掩模进行图案化；(c)使用掩模对阻挡层的一部分和沟道层的一部分进行蚀刻，以在半导体堆叠体中形成凹槽；(d)使用氮气(N2)作为载气，在最高1000℃的温度下选择性地在凹槽内生长接触层。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.023 seconds)
